http://kulichki.com/moshkow/TECHBOOKS/INTEL/t80386.txt




    Введение в микропроцессор 80386



---------------------------------------------------------------
    Корректура: Олег Мартыненко
---------------------------------------------------------------

СОДЕРЖАНИЕ

ОСНОВНЫЕ ХАРАКТЕРИСТИКИ                                          3
 1.1 32-битная архитектура                                       3
 1.2 Высокопроизводительная технология                           4
 1.3 Обеспечение работы с виртуальной памятью                    5
 1.4 Механизмы защиты                                            6
 1.5 Расширенные возможности отладки                             6
 1.6 Совместимость с микропроцессорами 8086/80286                6
 1.7 Заключение                                                  7
ПРИКЛАДНАЯ АРХИТЕКТУРА                                           7
 2.1 Регистры                                                    7
  2.1.1 Общие регистры                                           7
  2.1.2 Флаги и счетчик команд                                   8
  2.1.3 Регистры математического сопроцессора                    8
 2.2 Память и логическая адресация                               9
  2.2.1 Сегменты                                                 9
  2.2.2 Логические адреса                                       10
  2.2.3 Регистры сегментов и дескрипторов                       10
  2.2.4 Способы адресации                                       11
 2.3 Типы данных и команды                                      12
  2.3.1 Главные типы данных                                     12
  2.3.2 Типы данных математического сопроцессора                14
  2.3.3 Другие команды                                          15
  2.3.3.1 Команды операций со стеком  15
  2.3.3.2 Команды передачи управления  15
  2.3.3.3 Дополнительные команды  16
СИСТЕМНАЯ АРХИТЕКТУРА                                           16
 3.1 Системные регистры                                         16
 3.2 Обеспечение многозадачных операционных систем              17
  3.2.1 Сегмент состояния задачи                                18
  3.2.2 Смена задачи                                            18
 3.3 Адресация                                                  19
  3.3.1 Принцип трансляции адреса                               19
  3.3.2 Сегменты                                                20
  3.3.3 Страницы                                                22
  3.3.4 Виртуальная память                                      23
 3.4 Защита                                                     25
  3.4.1 Привилегии                                              25
  3.4.2 Привилегированные команды                               26
  3.4.3 Защита сегментов                                        26
  3.4.4 Защита страниц                                          27
 3.5 Системные вызовы                                           27
 3.6 Прерывания и особые ситуации                               29
  3.6.1 Таблица дескрипторов                                    29
  3.6.2 Особые случаи и регистры отладки                        30
 3.7 Ввод/вывод                                                 31
АРХИТЕКТУРНАЯ СОВМЕСТИМОСТЬ                                     32
 4.1 Совместимость с 80286                                      32
 4.2 Режимы реального и виртуального 8086                       32
АППАРАТУРНАЯ РЕАЛИЗАЦИЯ                                         34
 5.1 Внутренняя структура                                       34
 5.2 Внешний интерфейс                                          35
  5.2.1 Синхросигнал                                            36
  5.2.2 Шины данных и адреса                                    36
  5.2.3 Определение циклов шины                                 36
  5.2.4 Управление циклом шины                                  37
  5.2.5 Динамическое управление разрядность шины                37
  5.2.6 Статус процессора и управление                          38
  5.2.7 Управление сопроцессором                                38
СВЕДЕНИЯ О ФУНКЦИОНИРОВАНИИ                                     39
 6.1 Введение                                                   39
 6.2 Описание сигналов                                          40
  6.2.1 Введение                                                40
  6.2.2 Синхросигнал (CLK2)                                     40
  6.2.3 Шина данных (D0-D31)                                    40
  6.2.4 Шина адреса (BE0#-BE3#, A2-A31)                         40
  6.2.5 Сигналы определения типа цикла шины                     42
  6.2.6 Сигналы управления шиной                                43
  6.2.6.1 Введение  43
  6.2.6.2 Строб адреса (ADS#)  43
  6.2.6.3 Сигнал подтверждения (READY#)  43
  6.2.6.4 Запрос следующего адреса (NA#)  43
  6.2.6.5 Указатель 16-разрядной шины (BS16#)  43
  6.2.7 Сигналы арбитража шины                                  44
  6.2.7.1 Введение  44
  6.2.7.2 Запросы на захват шины (HOLD)  44
  6.2.7.3 Подтверждение захвата шины (HLDA)  44
  6.2.8 Сигналы интерфейса с сопроцессором                      44
  6.2.8.1 Введение  44
  6.2.8.2 Запрос сопроцессора (PEREQ)  45
  6.2.8.3 Сопроцессор занят (BUSY#)  45
  6.2.8.4 Ошибка сопроцессора (ERROR#)  45
  6.2.9 Сигналы прерывания                                      46
  6.2.9.1 Введение  46
  6.2.9.2 Маскируемый запрос прерывания (INTR)  46
  6.2.9.3 Немаскируемый запрос прерывания (NMI)  46
  6.2.9.4 Сигнал сброса (установки в исходное состояние){RESET}  46
  6.2.10 Список сигналов  47
 6.3 Механизм обмена по шине                                    49
  6.3.1 Введение                                                49
  6.3.2 Пространства памяти и ввода/вывода                      50
  6.3.3 Организация памяти и ввода/вывода                       50
  6.3.4 Изменяемый размер шины данных                           51
  6.3.5 Связь с 32 и 16 разрядным устройствами памяти           52
  6.3.6 Выравнивание операндов                                  54
 6.4 Описание функционирования шины                            54
  6.4.1 Введение                                                54
  6.4.2 Конвейерная адресация                                   55
  6.4.3 Циклы чтения и записи                                   56
  6.4.3.1 Введение  56
  6.4.3.2 Неконвейерная адресация  57
  6.4.3.3 Режим неконвейерной адресации при изменении размера шины  данных 59
  6.4.3.4 Конвейерная адресация  60
  6.4.3.5 Инициализация и поддержание режима конвейерной адресации  62
  6.4.3.6 Конвейерная адресация при изменении размера шины данных  63
  6.4.4 Циклы подтверждения прерывания(INTA)                    64
  6.4.5 Цикл индикации останова                                 65
  6.4.6 Цикл индикации выключения                               65
 6.5 Дополнительные сведения о функционировании                 65
  6.6.1 Вход и выход в/из состояния подтверждения захвата шины  65
  6.6.2 Сброс в состоянии подтверждения захвата шины            66
  6.6.3 Функционирование шины в течение и после действия сигнала RESET 66
 6.7 Идентификаторы типа и модификации                          67









ОСНОВНЫЕ ХАРАКТЕРИСТИКИ
   Микропроцессор 80386 является высокопроизводительным  32-битным
процессором,  предназначенным для построения наиболее  совершенных
вычислительных  систем  сегодняшнего и  завтрашнего  дня.  Станции
САПР,  графические  системы  с высокой  разрешающей  способностью,
издательское дело, автоматизация контроля производства  -  вот  те
области,   где  сегодня  может  быть  применен  80386.  Применения
завтрашнего дня скорее будут ограничены воображением разработчиков
систем,  чем  вычислительной  мощностью  и  возможностями   80386.
Микропроцессор 80386 дает разработчику систем большое число  новых
и  эффективных возможностей, включая производительность от 3 до  4
миллион  операций  в  секунду,  полную  32-битную  архитектуру,  4
гигабитное  (2 байт) физическое адресное пространство и внутреннее
обеспечение работы со страничной виртуальной памятью. Несмотря  на
введение  в  него последних достижений микропроцессорной  техники,
80386  сохраняет совместимость по объект ному коду  с  программным
обеспечением,   в   большом   количестве   написанным   для    его
предшественников, 8086 и 80286. Особый интерес представляет  такое
свойство  80386,  как виртуальная машина, которое позволяет  80386
переключаться   в  выполнении  программ,  управляемых   различными
операционными  системами, например, UNIX и  MS-DOS.  Это  свойство
позволяет   производителям  оригинальных  систем   непосредственно
вводить прикладное
   программное обеспечение для 16-битных машин в системе  на  базе
32-битных  микропроцессоров. Объединяя в  себе  производительность
супермини  ЭВМ  и  низкую  стоимость  и  функциональную   гибкость
микропроцессора,   80386   может   открыть   новые    рынки    для
,(*`./`.f%aa.`-ke  систем. Применения, недопустимые  прежде  из-за
невысокого  быстродействия  микропроцессоров  или  не  экономности
использования супермини ЭВМ, стали теперь практически  осуществимы
благодаря  80386. Такие новейшие применения, как машинное  зрение,
распознавание речи, интеллектуальные работы и экспертные  системы,
бывшие  до  недавнего  времени в основном на стадии  эксперимента,
теперь   могут   быть  предложены  на  рынке.  Для   того,   чтобы
удовлетворить требованиям будущих применений, мало иметь 32-битные
регистры,  команды  и  шины. Эти основные свойства  являются  лишь
отправной  точкой  для  80386. В нижеследующих  разделах  в  общих
чертах  будет рассмотрена 32-битная архитектура 80386,  обладающая
такими новыми дополнительными свойствами, как:
   - высокопроизводительная технология,
   - обеспечение работы с виртуальной памятью,
   - механизмы защиты,
   - расширенное отладочное обеспечение,
   - совместимость по объектному коду с 8086/80286
    1.1 32-битная архитектура
   32-битная  архитектура 80386 обеспечивает программные  ресурсы,
необходимые  для  поддержки  "больших  "  систем,  характеризуемых
операциями  с  большими  числами,  большими  структурами   данных,
большими  программами  (или  большим  числом  программ)   и   т.п.
Физическое  адресное пространство 80386 состоит из 2  байт  или  4
Гбайт; его логическое адресное пространство состоит из 2 байт  или
64  терабайт (Тбайт). Восемь 32-битных общих регистров 80386 могут
быть  взаимозаменяемо  использованы  как  операнды  команд  и  как
переменные  различных способов адресации. Типы данных  включают  в
себя  8,  16  или  32  битные  целые и порядковые,  упакованные  и
неупакованные  десятичные, указатели, строки бит, байтов,  слов  и
двойных слов. Микропроцессор 80386 имеет полную систему команд для
операций   над  этими  типами  данных,  а  также  для   управления
выполнением   программ.  Способы  адресации   80386   обеспечивают
эффективный  доступ  к  элементам  стандартных  структур   данных:
массивов, записей, массивов записей и записей, содержащих массивы.
    1.2 Высокопроизводительная технология
   32-битная      архитектура     не      гарантирует      высокой
производительности.  Реализация  потенциала  архитектуры   требует
новейшей микроэлектронной технологии, точного разделения функций и
внимания   к   внешним  операциям  кристалла,  в   особенности   к
взаимодействию  процессора  с  памятью.  Включение  этих   свойств
обеспечивает 80386 самую высокую производительность по сравнению с
любым другим существующим микропроцессором.
   Микропроцессор  80386  реализован с  помощью  технологии  фирмы
ИНТЕЛ CH MOSIII - технологического процесса, объединяющего в  себе
возможности  высокого  быстродействия  технологии  HMOS  с   малым
потреблением технологии КМОП. Использование геометрии  1,5  мкм  и
слоев  металлизации  дает  80386  более  275000  транзисторов   на
кристалле.  Сейчас выпускаются оба варианта 80386,  работающих  на
частоте  I2 и I6 МГц без состояний ожидания, причем вариант  80386
на  16  МГц  обеспечивает скорость работы 3-4 миллиона операций  в
секунду.
   Микропроцессор  80386  разделен  внутри  на   6   автономно   и
параллельно  работающих  блоков с соответствующей  синхронизацией.
Все  внутренние шины, соединяющие эти блоки, имеют разрядность  32
бит.   Конвейерная  организация  функциональных  блоков  в   80386
допускает временное наложение выполнения различных стадий  команды
и  позволяет  одновременно  выполнять  несколько  операций.  Кроме
конвейерной обработки всех команд, в 80386 выполнение ряда  важных
./%`  f()  осуществляется  специальными аппаратными  узлами.  Блок
умножения/деления 80386 может выполнять 32-битное умножение за  9-
41  такт  синхронизации, в зависимости от числа значащих цифр;  он
может  разделить 32-битные операнды за 38 тактов (в  случае  чисел
без  знаков) или за 43 такта (в случае чисел со знаками).  Регистр
группового  сдвига 80386 может за один такт сдвигать от  1  до  64
бит.
   Во   многих  32-битных  применениях,  в  таких  как,  например,
перепрограммируемые   ЭВМ  коллективного  пользования,   требуется
преобразование логических адресов в физические и защита  памяти  с
помощью  блока  управления  памятью, БУП.  В  других  применениях,
например,  в  системах  управления  в  реальном  времени,  это  не
требуется.  Для большинства микропроцессорных систем  с  32-битной
архитектурой   такое   разделение   функций   реализуется    путем
использования дополнительного корпуса блока управления памятью.  В
отличие  от них буп 80386 входит в состав процессора как  один  из
двух  функциональных  блоков конвейерной  структуры.  Операционная
система,  управляющая  работой буп, позволяет,  например,  системе
реального  времени  обходить страничное  преобразование.  Введение
управления    памятью    внутрь    кристалла    дает    повышенную
производительность в системах, использующих буп и не приводит к ее
снижению  в  тех  системах,  которые  БУП  не  используют.   Такие
характеристики   стали   возможны  благодаря   снижению   задержек
распространения,    использованию    внутреннего    полупериодного
тактирования и параллельной работы.
   Еще  одно  свойство,  необходимое  в  одних  применениях  и  не
требующееся в других, это обработка больших чисел, в особенности в
арифметических операциях с плавающей запятой с одинарной и двойной
точностью.  Операнды с плавающей запятой имеют  большую  длину,  а
необходимый  набор команд для операций над ними является  довольно
сложным;  для реализации стандартного набора операций с  плавающей
запятой  в  соответствии со стандартом IEEE754 требуется несколько
тысяч  транзисторов.  В  этих  целях в  80386  имеется  аппаратное
обеспечение   совместной   работы   с   отдельным   математическим
сопроцессором.   К  80386  может  быть  подключен   математический
сопроцессор  либо  80287, либо более производительный  80387.  Для
прикладного  программного обеспечения сопроцессоры прозрачны;  они
лишь расширяют архитектуру 80386 с помощью регистров, типов данных
и операций, требуемых стандартом IEEE754. Комбинация 80386 и 80387
может исполнять 1,8 миллион операций.
   32-битный  процессор,  работающий  с  частотой  16  МГц,  имеет
большее быстродействие, чем большинство быстродействующих памятей,
в  следствии  чего  его производительность может  быть  ограничена
временами доступа к памяти. 80386 был спроектирован так,  чтобы  с
максимальной    эффективностью    использовать    как     наиболее
быстродействующие статистические ОЗУ, так и недорогие динамические
ОЗУ.  Для  обращения к быстрой памяти, например  типа  кэш,  80386
вырабатывает  двухтактный магистральный  цикл  для  адреса/данных.
(Памяти  типа  кэш 80386 могут иметь любой объем  от  минимального
полезного  4 Кбайт до максимального, охватывающего все  физическое
адресное пространство). Обращение к более медленной памяти (или  к
устройствам  ввода/вывода)  может производиться  с  использованием
конвейерного формирования адреса для увеличения времени  установки
данных  после адреса до 3 тактов при сохранении двухтактных циклов
в  процессоре.  Вследствие  внутреннего конвейерного  формирования
адреса при исполнении команды, 80386, как правило, вычисляет адрес
и  определяет  следующий  магистральный  цикл  во  время  текущего
магистрального   цикла.  Узел  конвейерного  формирования   адреса
передает эту опережающую информацию в подсистему памяти, позволяя,
тем   самым,   одному   банку   памяти   дешифрировать   следующий
,  #(ab`  +l-k)  цикл,  в то время как другой  банк  реагирует  на
текущий магистральный цикл.
    1.3 Обеспечение работы с виртуальной памятью
   Виртуальная   память   позволяет  ставить  максимальный   объем
программы   или  группы  программ  в  зависимость  от   имеющегося
адресного пространства на диске, а не от объема физической  памяти
(ОЗУ),  которая в настоящее время приблизительно в 400 раз дороже.
Из вытекающей отсюда гибкости выигрывают изготовители оборудования
(которые   могут   поставлять   изделия,   отличающиеся   лишь   в
конфигурациях памяти и в уровне производительности),  программисты
(которые   могут   предоставлять  управление  хранением   программ
операционным   системам   и   избегать   написания   программ    с
перекрывающимися  структурами)  и конечные  пользователи  (которые
могут вводить новые и большие по объему
прикладные программы, не опасаясь нехватки памяти).
   Виртуальная   память   реализуется  операционной   системой   с
соответствующей  аппаратурной  поддержкой.  Микропроцессор   80386
обеспечивает  работу с системами виртуальной памяти  с  сегментной
или  страничной организацией. Сегментная виртуальная память больше
подходит  для небольших 16-битных систем, в которых объем сегмента
не  превышает  64  Кбайт. 80386 обеспечивает работу  с  сегментами
объемом  до 4 Гбайт; поэтому в большинстве больших систем на  базе
80386  системы  виртуальной памяти будут использовать  возможность
страничного  запроса. Для каждой страницы 80386 вырабатывает  биты
присутствия,   занятости   или  регистрации   обращения,   которые
необходимы  для  эффективной  реализации  виртуальной  памяти   со
страничными   запросами.  В  случае  обращения  к   несуществующей
странице   80386  автоматически  делает  переход  к   операционной
системе,  если  операционная система считала с диска отсутствующую
страницу,    80386    выполняет    команду    повторно.    Высокая
производительность в работе с виртуальной памятью обеспечивается в
80386 использованием внутренней кэш-памяти для хранения страничной
информации.   Эта   кэш-память   (называемая   буфером   просмотра
трансляции,  TLB) содержит информацию о распределении  адресов  32
страниц, использовавшихся последними. Страницы виртуальной  памяти
80386  имеют  объем 4 Кбайт, храня одновременно распределение  128
Кбайт  памяти,  буфер  TLB  позволяет 80386  преобразовать  адреса
внутри  кристалла,  не  обращаясь к хранящейся  в  памяти  таблице
страниц.   В   типичных  системах  98-99%  поиска  адресов   будет
осуществляться через буфер TLB.
    1.4 Механизмы защиты
   Выполняя   3-4  миллиона  операций  в  секунду,   80386   имеет
достаточно  вычислительной мощности для обеспечения самых  сложных
систем, состоящих из сотен или тысяч программных модулей. В  таких
системах вопрос заключается не в том, будут ли ошибки, а в том как
их найти и по возможности быстро устранить и насколько их действие
может быть ограничено. Такие системы могут быть быстро отлажены  и
сделаны  более  надежными  при серийном освоении,  если  процессор
будет  проверять  каждую  команду по  критерию  защиты.  При  этом
степень   и   тип  используемой  защиты  зависит  от   конкретного
применения.  Обычно  простые  системы реального  времени  работают
достаточно хорошо без использования защиты. Различные требования к
защите  могут  быть наиболее полно удовлетворены с помощью  набора
выборочно используемых функций защиты, введенных в 80386:
   - разделение адресных пространств задач;
   - введение 0-4 уровней привилегий;
   - использование привилегированных команд (например, HALT);
   -  разделение сегментов по типам (например, кодовый сегмент или
   a%#,%-b данных);
   -  введение  прав  доступа к сегментам и  страницам  (например,
   право только чтения или только исполнения);
   - проверка границ сегмента.

   Для сохранения максимальной производительности все проверки
защиты в 80386 выполняются одновременно с выполнением команды.
    1.5 Расширенные возможности отладки
   Четыре    внутренних   отладочных   регистра   80386   помогают
значительно  сократить  время  отладки  программы.  Эти   регистры
работают  независимо  от  системы  защиты  и  поэтому  могут  быть
использованы в любых системах, включая те, которые будут  работать
без  защиты.  Не  менее  важно  и то,  что  они  дают  возможность
устанавливать  контрольные точки данных, помимо контрольных  точек
команд.  80386 отслеживает все четыре текущих адресных контрольных
точки одновременно, не снижая скорости выполнения программы.
   Контрольные точки команд вызывают переход (обычно в  программу-
отладчик)  при  выполнении команды, в большинстве процессоров  это
осуществляется  с  помощью специальной команды,  которую  отладчик
записывает  после команды, представляющей интерес. Задавая  адреса
контрольных   точек  в  регистрах,  80386  устраняет   программные
искажения,  неизбежные при внесении команд перехода  в  защищенную
или  общую  часть  программы. Контрольные  точки  данных,  наличие
которых  является, для микропроцессора свойством  уникальным,  для
целей  отладки особенно полезны. По контрольной точке данных можно
установить  момент  чтения адреса или же  момент  его  записи  или
чтения.  Используя  контрольные точки данных,  программист  может,
например,  быстро установить команду, ответственную  за  ошибочную
запись  в  структуре  данных. Кроме регистров  контрольных  точек,
80386  имеет  и  более  традиционные  отладочные  функции  в  виде
контрольных точек команд и пошагового исполнения программы.
    1.6 Совместимость с микропроцессорами 8086/80286
   Два  поколения процессоров семейства 86 предшествуют процессору
80386  -  80286 и 8086, с каждым из них 80386 совместим на  уровне
двоичных   кодов.   Благодаря   такой   совместимости   экономятся
программные  затраты,  обеспечивается быстрый  выход  на  рынок  и
доступ к обширной библиотеке программного обеспечения, написанного
для машин на базе микропроцессоров семейства 86.
   Микропроцессор  80386, конечно, может выполнять  программы  для
8086, он также может одновременно выполнять программы для 80286  и
80386.  Однако  наиболее  важным  свойством  совместимости   80386
представляется свойство, называемое VIRTUAL 86 ( виртуальный  86),
устанавливающее защищенную структуру для 8086 внутри системы задач
80386. Дополняя свойство виртуального 8086 страничной организацией
памяти, 80386 может закрепить за каждой задачей виртуального  8086
1  мегабайтное  адресное пространство в любой области  физического
адресного   пространства  80386.  Более  того,  если  операционная
система 80386 обеспечивает работу с виртуальной памятью, то задачи
виртуального 8086 могут переноситься с диска и обратно  как  любые
другие задачи. Таким образом, свойство виртуального 8086 позволяет
80386  одновременно  выполнять  программы,  написанные  для   трех
поколений семейства 86.
    1.7 Заключение
   Микропроцессор      80386     обеспечивает      ту      базовую
производительность,    которая    необходима    для     построения
высокопроизводительных микропроцессорных систем. архитектура 80386
$.ab  b.g-.  гибка:  не  ориентируясь  на  одно  представление   о
вычислительной  машине, она дает разработчикам систем  возможность
выбирать  те  варианты,  которые наилучшим  образом  подходят  для
конкретного применения.
   Полный   набор  свойств  для  управления  памятью,   включающий
сегментацию,   страничное  разделение  и  обеспечение   работы   с
виртуальной  памятью,  реализуется внутри  кристалла.  До  четырех
уровней защиты может быть использовано для возведения границ
между  программными  компонентами,  однако  защита  может   и   не
использоваться. Задачи виртуального 8086 могут обогатить 32-битные
системы  необычайно  большим  набором  стандартных  программ,  уже
разработанных  для  машин  на  базе  8086.  Производительность   и
гибкость   микропроцессора  80386  могут  быть  дополены   другими
устройствами  фирмы  ИНТЕЛ  и  доведены  до  максимума.   К   этим
устройствам     относятся     контроллеры     локальных     сетей,
усовершенстванные   контроллеры   прямого   доступа   к    памяти,
контроллеры дисков и графические сопроцессоры.

ПРИКЛАДНАЯ АРХИТЕКТУРА
   Микропроцессор 80386 дает разработчику прикладных  программ  на
языке  ассемблера или разработчику компилятора широкий  набор  32-
битных ресурсов. В данной главе эти ресурсы рассматриваются в трех
разделах:

   1)регистры;
   2)память и логическая адресация;
   3)типы данных и команды.

    2.1 Регистры
   Во   всех   вычислительных  машинах,  включая  80386,   имеются
регистры,  которые  программисты могут использовать  для  срочного
промежуточного  хранения. К данным, хранящимся в  этих  регистрах,
можно  обратиться  без магистральных циклов, что  сокращает  время
использования   команды  и  предоставляет  больше   магистрального
времени другим процессором, например, контроллерам прямого доступа
к  памяти.  В  80386  имеется  восемь программно  доступных  общих
регистров,   еще  восемь  регистров  добавляется  при  подключении
математического сопроцессора 80287 или 80387. Два других  регистра
80386,  предназначенных  не для хранения данных,  а  для  хранения
статуса  и  управления процессором, также важны для программистов.
Это регистр флагов и счетчик команд.
   2.1.1  Общие регистры
   Как  видно  из рис.2-1, Общие регистры 80386 имеют  разрядность
32  бит,  внутренние  шины данных, внешние шины  данных  и  адреса
процессора также имеют разрядность 32 бит. В соответствии с  любым
обще  принятым  определением  80386  являются  32-битной  машиной.
Однако    в   соответствии   с   практикой   других   процессоров,
предшественниками которых были 16-битные машины,  принято,  что  в
80386 слово означает 16 бит, а 32-бита образуют двойное слово.
   Как  видно  из  рис.2-1 все общие регистры могут использоваться
как  16  или  32-битные  регистры, а  четыре  из  них  могут  быть
использованы  и  как 8-битные регистры. Почти  во  всех  операциях
любой  общий регистр может быть определен как операнд.  Любые  два
регистра,  например, могут быть перемножены. Аналогичным  образом,
любой  регистр  при  вычислении адреса может  быть  использован  в
качестве  базового или индексного. Поскольку в любой  практической
программе  требуется  стек, общий регистр ESP подразумевается  как
указатель вершины стека.
   2.1.2  Флаги и счетчик команд
   На  рис.2-2 показан формат регистра флагов 80386. Флаги делятся
на  три  класса:  статусные, управляющие  и  системные.  Процессор
устанавливает статусные флаги после многих команд, чтобы  отразить
результат  операции.  Например, если два  операнда  при  сравнении
оказываются  равными,  то  процессор устанавливает  флаг  нулевого
результата.  Другие  команды, преимуществен но  команды  условного
перехода,  проверяют  флаг статуса и дают различные  результаты  в
зависимости  от  состояния флага. Программист может  устанавливать
флаги   управления  для  изменения  семантики  некоторых   команд.
Например,  команда  просмотра строки  может  иметь  направление  в
сторону  больших  или меньших адресов в зависимости  от  состояния
флага направления. Системные флаги предназначены для использования
операционной   системой   и   в   прикладных   программах    могут
игнорироваться. (Системные флаги рассматриваются в  главе  3).  На
практике  для  исключения  возможного изменения  системных  флагов
прикладными  программами  может быть использована  система  защиты
80386.

   1 - статусные флаги
   2 - перенос
   3 - четность
   4 - вспомогательный перенос
   5 - ноль
   6 - знак
   7 - переполнение

   Счетчик  команд  80386, обозначаемый EIP, имеет разрядность  32
бит.   Счетчик   команд   управляет   выборкой   команд   (включая
предварительную  выборку)  и  после выполнения  команды  процессор
автоматически  увеличивает  его на I. Содержимое  счетчика  команд
меняется по прерываниям, в особых и при выполнении команд меняется
по  прерываниям, в особых случаях и при выполнении команд передачи
управления, например, переходах и вызовах.
   2.1.3  Регистры математического сопроцессора
   Регистры  математического сопроцессора, показанные на  рис.2-3,
повышают  производительность систем с большим объемом  вычислений.
При  подключении  к 80386 математического сопроцессора  80287  или
80387  эти  регистры  добавляются  к  80386.  Хотя  математический
сопроцессор  распознает  форматы целых, упакованных  десятичных  и
чисел  с  плавающей  запятой  различной  длины,  внутри  него  все
величины  хранятся  в  формате с плавающей запятой  в  регистровом
стеке  8х80 бит. В математических операциях могут быть как неявные
ссылки  на верхние элементы стека, так и явные на другие регистры.
Статусный   регистр  содержит  указатель  вершины  стека,   флаги,
идентифицирующие  особые случаи (например,  переполнение)  и  коды
состояний,   отражающие  результат  последней   команды.   Регистр
управления  содержит  биты вариантов и масок, которые  программист
может устанавливать для выбора алгоритма округления, интерпретации
бесконечности,  а  также  задания того, как  будут  обрабатываться
особые случаи - сопроцессором или программно.

                         1-REGISTER STACK

               79  78          64  65                   0
               +----------------------------------------+
               |  |  SIGNIFICAND  |     EXSPONENT       |
               +--+---------------+---------------------|
               |  |       2       |         3           |
               +--+---------------+---------------------|
               |  |               |                     |
               +--+---------------+---------------------|
               |  |               |                     |
               +--+---------------+---------------------|
               |  |               |                     |
               +--+---------------+---------------------|
               |  |               |                     |
               +----------------------------------------+

                   15                0
                   +---------------------+
                4 -|  CONTHOL REGISTER   |
                   +---------------------|
                5 -|   STATUS REGISTER   |
                   +---------------------+

   Рис.2-3   Регистры   математического   сопроцессора;    1     -
регистровый  стек;  2  -  порядок;  3  -  мантисса;  4  -  регистр
управления; 5 - регистр статуса.
    2.2 Память и логическая адресация
   Для  адресации  операндов  в  4г  байтном  физическом  адресном
пространстве  прикладные  программы  80386  используют  логическую
адресацию.  Процессор  автоматически  транслирует  эти  логические
адреса   в   физические,  которые  затем  выдаются  на   системную
магистраль.  Как  будет  рассмотрено более  подробно  в  главе  3,
операционная   система  80386  может  перестраивать  представление
прикладной   программы  о  ее  логическом  адресном  пространстве.
Например,  операционная система 80386 может определить  логическое
адресное пространство так, как это делается во многих архитектурах
,  а  именно, как простой массив из 2 байт. С другой стороны,  она
может  организовать  логическое адресное  пространство  как  набор
сегментов  переменной длины. Операционная система может определить
как  большое число сегментов, так и всего несколько, в зависимости
от   ее  представления  о  логической  памяти;  80386  не  диктует
конкретное  использование  сегментов и позволяет  использовать  их
так, как того требует данное применение. Читая дальнейшие разделы,
следует   помнить  о  том,  что  степень  активного  использования
сегментов   прикладной  программой  зависит  от  того,   как   они
организованы операционной системой.
   2.2.1  Сегменты
   Как  было  отмечено выше, операционная система может определить
адресное  пространство как один или несколько сегментов.  Сегменты
являются   логическими   блоками,  хорошо   приспособленными   под
программные  структуры,  которые по сути  своей  имеют  переменную
длину.   Например,   1516-байтная  процедура  полностью   содержит
сегменте  1516 байт, так же, как и 8 мегабайтный массив (например,
дисплейный буфер 1028X1028X8) полностью входит в сегмент такого же
размера. Имея для сегментов соответствующие архитектурные решения,
80386  повышает  производительность  систем,  в  которых  механизм
структурирования   основан   на  сегментах.   (Страницы,   которые
рассматриваются  в главе 3, имеют фиксированные  размеры;  они  не
приспособлены  под  программные структуры, но, с  другой  стороны,
более  подходят  для  таких  функций  операционной  системы,  как,
например, пересылки между ОЗУ и диском).
   Сегмент в системе 80386 может иметь любой размер от 1 байта  до
4гбайт.  Для  каждого  сегмента операционная система  поддерживает
'  $  --k)  архитектурой дескриптор, содержащий описание сегмента.
Описание сегмента включает в себя 32-битный базовый адрес и  длину
сегмента,   а   также   информацию   о   защите,   предотвращающей
неправильное  использование сегмента. Ввиду того, что  дескрипторы
поддерживаются    операционными   системами,    их    рассмотрение
откладывается   до   главы  3.  Прикладные  программы   пользуются
дескрипторами  лишь  косвенно, обращаясь  к  сегментам  с  помощью
логических адресов.
   2.2.2  Логические адреса
   Ввиду  того,  что  программа  может  в  принципе  обращаться  к
нескольким    сегментам,    логический    адрес    80386    должен
идентифицировать сегмент. Поэтому логический адрес  80386  состоит
из   двух  частей,  16-битного  селектора  сегмента  и  32-битного
смещения  в  выбранном сегменте (см. Рис.2-4). После  селектора  в
логическом  адресе  указывает на дескриптор сегмента.  В  принципе
процессор  определяет  адрес сегмента  с  помощью  селектора,  как
указателя  для  таблицы дескрипторов, поддерживаемой  операционной
системой.  Добавление  смещения  логического  адреса  к   базовому
адресу, полученному по дескриптору сегмента, дает адрес операнда.

     1 - ЛОГИЧЕСКИЙ АДРЕС              2 - СЕГМЕНТ
                                     +---------------+
 47     3   31 32    4     0         |           |   |
 +-------------------------+         |           |   |
 |   СЕЛЕКТОР |  СМЕЩЕНИЕ  |         |           |   |
 +-------------------------+         |           |   |
   |                 |               |     5     |   | 7
   |                 |               +-----------|   |
   |                 +--------------?| ОПЕРАНД   |   | ДО 2
   |                            |    +-----------|   |
   |  ТАБЛИЦА ДЕСКРИПТОРОВ      |    |           |   | БАЙТ
   |   +-----------------+      |    |           |   |
   |   |                 |      |    |           |   |
   |   |                 |    +-----?|           |   |
   |   |       8         |    |      |           |   |
   |   +-----------------+    |      +-----------+   |
   +--?|  ДЕСКРИПТОР     ------                   ----
       +-----------------+
       |                 |
       |                 |
       +-----------------+

                   Рис.2-4.
   2.2.3  Регистры сегментов и дескрипторов

   Для повышения эффективности логической адресации в 80386
введено 6 регистров сегментов и дескрипторов (см. Рис.2-5) 1.

   1 - СЕГМЕНТ         2 - ДЕСКРИПТОР
 15              0 63                             0
 +---------------+ +------------------------------+
 |  3-селектор   | |4-базовый адрес, размер и т.д.| 5 КОДОВЫЙ СЕГМЕНТ
 |               | |                              |
 +---------------| +------------------------------|
 |               | |                              | 6 СТЕК
 +---------------| +------------------------------|
 |               | |                              | 7 ДАННЫЕ
 +---------------| +------------------------------|
 |               | |                              | 7
 +---------------| +------------------------------|
 |               | |                              | 7
 +---------------| +------------------------------|
 |               | |                              | 7
 +---------------+ +------------------------------+

   Фактически    эти   регистры   используются   как    программно
управляемый  кэш,  позволяющий  исключить  из  большинства  команд
селекторы и производить трансляцию большинства логических  адресов
внутри кристалла без обращений к таблице дескрипторов.
   Адресные   ссылки   в  большинстве  программ   производятся   в
небольших  адресных диапазонах (такая "локальность ссылок"  делают
виртуальную память практичной). Например, если процедура  хранится
в  сегменте, то вероятнее всего большое число команд будет считано
из  сегмента прежде, чем управление перейдет к другой процедуре  в
другом   сегменте.  Локальность  ссылок  в  80386   обеспечивается
программно,  путем  запоминания во внутренних регистрах  последних
использовавшихся  селекторов и дескрипторов.  Внутреннее  хранение
дескрипторов   позволяет   транслировать  большинство   логических
адресов без обращений к памяти, занимающих много времени. В  любой
момент  времени  можно  адресовать  до  шести  сегментов:  кодовый
сегмент,  сегмент  стека и четыре сегмента  данных.  В  сегментных
регистрах  CS,  SS,  DS,  ES,  FS и  GS  хранятся  селекторы  этих
сегментов.  Их  дескрипторы  хранятся в соответствующих  регистрах
дескрипторов.  В  случае  необходимости  программа  может  сделать
адресуемым  новый  сегмент  с помощью  загрузки  селектора  нового
сегмента    в    сегментный   регистр.   Процессор   автоматически
поддерживает регистры дескрипторов, загружая требуемый  дескриптор
каждый раз, когда программа меняет
   сегментный  регистр. (Фактически, регистры  дескрипторов  могут
загружаться  только  процессором;  программе  они  не   доступны).
Счетчик команд содержит смещение текущей команды в текущем кодовом
сегменте  (определяемом  регистром CS),  а  регистр  ESP  содержит
смещение  вершины  стека  в текущем сегменте  стека  (определяемом
регистром  SS).Высокая эффективность дешифрации команд достигается
для  большинства  из  них  благодаря отсутствию  явных  ссылок  на
сегментные  регистры. Например, в командах перехода и занесение  в
стек ссылки, соответственно, на регистры CS и SS, делаются неявно.
В  случае  необходимости программист может указать  процессору  на
использование   конкретного  сегмента  в   данной   команде,   что
осуществляется   путем  добавления  перед  командой   однобайтного
префикса  перемены  сегмента.  Префикс  указывает  процессору   на
регистр  сегмента,  который  должен  использоваться  в  трансляции
адреса в следующей за префиксом команде.
   Сегмент, базовый адрес которого равен 0, а предельный размер  -
4    Гбайт,   определяет   4   гигабайтное   логическое   адресное
пространство.  Поскольку  процессор  выбирает  сегментный  регистр
автоматически,  то  команда может ссылаться  на  операнд  в  любой
ячейке   этого   4гбайтного  пространства  с  помощью   32-битного
смещения. Если, как показано на рис.2-6, Все регистры дескрипторов
будут загружены базовым адресом 0 к предельным размерам 4гбайт, то
в  этом случае сегменты исчезают. Любой байт в логическом адресном
пространстве,  независимо от того, командный  это  байт  или  байт
данных,  или  же элемент стека, адресуется с помощью простого  32-
байтного  смещения. Таким образом, сегментные регистры дают  80386
шесть  одновременно  адресуемых  логических  адресных  пространств
размером  до  4  Гбайт  каждое. В том случае,  если  эти  сегменты
совпадают,   то   программа  будет  располагать  одним   4гбайтным
+.#(g%a*(,  адресным пространстве, идентичным такому пространству,
которое обеспечивается менее гибкими 32-битными архитектурами.
   2.2.4  Способы адресации
   Микропроцессор     80386     обеспечивает     регистровую     и
непосредственную  адресацию операндов, содержащихся,  соответствен
но,   в   регистрах  или  командах.  Еще  более  важным   является
способность   80386   обеспечивать  различные  способы   адресации
необходимые для эффективного обращения к таким элементам  структур
данных в памяти как массивы, записи (структуры), массивы записей и
записи,  содержащие  массивы. При этом программа  определяет  поле
смещения  в  логическом  адресе по одному  из  способов  адресации
памяти   в   80386.  Процессор  80386  вычисляет   поле   смещения
логического адреса по следующей формуле:

смещение = база + (индекс X масштаб) + отклонение

   Для  вычисления смещения могут быть использованы любые или  все
переменные базы, индекса и отклонения. Переменные базы  и  индекса
являются  величинами,  хранящимися в общих регистрах,  а  величина
отклонения  содержится в команде. Для хранения  базы  или  индекса
может  быть использован любой общий регистр. Величина в  индексном
регистре  может  быть  отмасштабирована  (умножена)  коэффициентом
1,2,4  или  8,  что  дает возможность делать  ссылки  на  элементы
массива  или  записи  соответствующей длины.  Величина  отклонения
может   иметь   разрядность  8  или  32  бит  и   интерпретируется
процессором как величина со знаком в дополнительном коде.
   Разумные комбинации базы, индекса и отклонения дают следующие
способы адресации памяти 80386:

   - прямая: используется только отклонение;
   - регистровая косвенная: используется только база;
   - базовая: используется база + отклонение;
   - индексная: используется индекс (в масштабе);
   - индексная с отклонением: используется индекс (в масштабе) +
   отклонение;
   - базовая индексная: используется база + индекс (в масштабе);
   - базовая индексная с отклонением: используется база + индекс
   (в масштабе) + отклонение;
    2.3 Типы данных и команды
   В   данном  разделе  будут  рассмотрены  команды,  чаще   всего
используемые   программистами.   Поскольку   большинство    команд
оперирует  с  конкретными типами данных (например, с целыми),  эти
типы   и   команды  рассматриваются  совместно.  Привилегированные
команды,  включая те, которые осуществляют ввод/вывод и  обработку
прерываний будут рассмотрены в главе 3.
   2.3.1  Главные типы данных
   В  табл.  2-1 Перечислены типы данных и команды, обеспечиваемые
процессором  80386.  В  этой  таблице  приведены  только  наиболее
употребимые  команды.  Варианты  команд,  такие  как   (в   случае
циклического сдвига) циклический сдвиг вправо и циклический  сдвиг
через перенос, также опущены.
                                                         Таблица 2-1
                   ГЛАВНЫЕ ТИПЫ ДАННЫХ И КОМАНДЫ
+------------------------------------------------------------------------------+
|     ТИП      |  РАЗРЯДНОСТЬ   |                   КОМАНДЫ 3
+--------------+----------------+----------------------------------------------|
|   ЦЕЛОЕ,     | 8, 16, 32 БИТ  | ПЕРЕСЫЛКА, ОБМЕН, ПРЕОБРАЗОВАНИЕ, ПРОВЕРКА,  |
| ПОРЯДКОВОЕ   |                | СРАВНЕНИЕ, ПЕРЕВОД, СДВИГ, ДВОЙНОЙ, СДВИГ,   |
|              |                | ЦИКЛИЧЕСКИЙ СДВИГ, ОТРИЦАНИЕ, ЛОГИЧЕСКОЕ "И",|
|              |                | "ИЛИ", ИСКЛЮЧАЮЩЕЕ "ИЛИ".                    |
|              |                |                                              |
|              |                | СЛОЖЕНИЕ, ВЫЧИТАНИЕ,  УМНОЖЕНИЕ, ДЕЛЕНИЕ,    |
|              |                | УВЕЛИЧЕНИЕ НА 1, УМЕНЬШЕНИЕ НА 1,  ПЕРЕВОД   |
|              |                | (ПЕРЕСЫЛКА С РАСШИРЕНИЕМ ЗНАКА/НОЛЯ)         |
+------------------------------------------------------------------------------+
+------------------------------------------------------------------------------+
|НЕУПАКОВАННОЕ |   1 ЦИФРА      |      КОРРЕКЦИЯ ДЛЯ СЛОЖЕНИЯ, ВЫЧИТАНИЯ,      |
| ДЕСЯТИЧНОЕ   |                |              УМНОЖЕНИЯ, ДЕЛЕНИЯ              |
+--------------+----------------+----------------------------------------------|
| УПАКОВАННОЕ  |   2 ЦИФРЫ      |     КОРРЕКЦИЯ ДЛЯ СЛОЖЕНИЯ, ВЫЧИТАНИЯ        |
| ДЕСЯТИЧНОЕ   |                |                                              |
+--------------+----------------+----------------------------------------------|
|   СТРОКА     | 0-4 ГБАЙТ СЛОВ |      ПЕРЕСЫЛКА, ЗАГРУЗКА, ЗАПОМИНАНИЕ,       |
| БАЙТОВ, СЛОВ,|  ДВОЙНЫХ СЛОВ  |         СРАВНЕНИЕ, ПРОСМОТР, ПОВТОР          |
| ДВОЙНЫХ СЛОВ |                |                                              |
+--------------+----------------+----------------------------------------------|
|  СТРОКА БИТ  |   1-4ГБИТ      |        ПРОВЕРКА, ПРОВЕРКА И УСТАНОВКА,       |
|              |                |   ПРОВЕРКА И ГАШЕНИЕ, ПРОВЕРКА И ДОПОЛНЕНИЕ, |
|              |                |         ПРОСМОТР, ВСТАВЛЕНИЕ, ИЗЪЯТИЕ        |
+--------------+----------------+----------------------------------------------|
|  ЛОКАЛЬНЫЙ   |   32 БИТ       |               (СМ. ПОРЯДКОВОЕ)               |
|  УКАЗАТЕЛЬ   |                |                                              |
+--------------+----------------+----------------------------------------------|
|  ГЛОБАЛЬНЫЙ  |   48 БИТ       |                   ЗАГРУЗКА                   |
|  УКАЗАТЕЛЬ   |                |                     3
+------------------------------------------------------------------------------+

Примечание:  Локальный указатель - 32 битное смещение в  сегменте,
определенном  одной  из регистрированных пар сегмента/дескриптора.
Глобальный  указатель - это полный логический адрес, состоящий  из
селектора  и  смещения.  На  рис.2-7 показаны  примеры  того,  как
главные типы данных хранятся в памяти. Многобайтные элементы могут
размещаться  с  любого  адреса байта в  зависимости  от  структуры
магистрали, для обращения к операндам, размещенным по  адресу,  не
кратным    длине    операнда   в   байтах,   могут   потребоваться
дополнительные   магистральные   циклы.   Поэтому   для    высокой
производительности,   не   зависящей  от   структуры   магистрали,
большинство программ ориентируют словные операнды из двойных  слов
на границах двойных слов и т.п.


|  5  |  4  |  3  |  2  |  1  |  0  | ОТНОСИТЕЛЬНЫЕ АДРЕСА-1
+------------------------------------------------------------
---------------- ВОЗРАСТАНИЕ ПОРЯДКА - 2

                              7      0
                              +-------+
                              |       |3
                              |       | БАЙТ ПОРЯДКОВОГО
                              +-------+
                            +-----------+
                     4            |
                  ВЕЛИЧИНА --------

             31                      0
             +------------------------+
             | |                      |5
             | |                      | ДВОЙНОЕ СЛОВО ЦЕЛОГО
             +------------------------+
              -------- ВЕЛИЧИНА - 4 -
              L------- ЗНАК       6

                              7      0
                              +-------+
                              |       |7
                              |       |   НЕУПАКОВАННОЕ
                              L--------    ДЕСЯТИЧНОЕ

                              7   3   0
                              +-------+
                              |   |   |8
                              |   |   |   УПАКОВАННОЕ
                              L---+----   ДЕСЯТИЧНОЕ

   +-------  ------------------------+
   |     |    |     |     |     |    | 9
   |     |    |     |     |     |    |   СТРОКА БАЙТОВ
   +-------  ------------------------+
             10 МЛАДШИЙ БАЙТ -------

             31                      0
             +-----------------------+
             |                       | 11
             |                       | ЛОКАЛЬНЫЙ УКАЗАТЕЛЬ
             +-----------------------+

    47       31                      0
    +--------------------------------+
    |        |                       | 12
    |   13   |          14           | ГЛОБАЛЬНЫЙ УКАЗАТЕЛЬ
    +--------------------------------+
    +--------------------------------+
     СЕЛЕКТОР         СМЕЩЕНИЕ

   2.3.2  Типы данных математического сопроцессора
   Математический  сопроцессор 80287 или 80387 добавляют  к  типам
данных и командам процессора 80386 свои, приведенные в табл.2-2. В
большинстве   прикладных  задач  входные  величины  и   получаемые
результаты  хранятся  в  виде  типов  целых,  действительных   или
упакованных  десятичных, а для промежуточных величин  имеется  тип
данных   промежуточное  действительное,  расширенный  диапазон   и
точность  которого в сложных вычислениях сводят к минимуму  ошибки
округления, переполнения и исчезновения порядка. В соответствии  с
такой  моделью математический сопроцессор производит большую часть
вычислений  над  промежуточными  величинами,  хранящимися  в   его
регистрах.  При  загрузке любого типа данных в  регистровый  стек,
этот  тип  автоматически меняется на промежуточный действительный.
Промежуточная действительная величина в регистре, в свою  очередь,
может  быть  переведена  в  любой другой  тип  с  помощью  команды
запоминания.
   На   рис.2-8   Показано,   как  типы   данных   математического
сопроцессора хранятся в памяти.

                                                    Таблица 2-2
            ГЛАВНЫЕ ТИПЫ ДАННЫХ И КОМАНДЫ МАТЕМАТИЧЕСКОГО
                          СОПРОЦЕССОРА
+------------------------------------------------------------------------+
|     ТИП      |  РАЗРЯДНОСТЬ |                КОМАНДЫ
|
+------------------------------------------------------------------------+
+------------------------------------------------------------------------+
|    ЦЕЛОЕ     | 16,32,64 БИТ |    ЗАГРУЗКА, ЗАПОМИНАНИЕ, СРАВНЕНИЕ,     |
|              |              | СЛОЖЕНИЕ, ВЫЧИТАНИЕ, УМНОЖЕНИЕ, ДЕЛЕНИЕ  |
+--------------+--------------+------------------------------------------|
| УПАКОВАННОЕ  |   18 ЦИФР    |          ЗАГРУЗКА, ЗАПОМИНАНИЕ           |
| ДЕСЯТИЧНОЕ   |              |                                          |
+------------------------------------------------------------------------+
+------------------------------------------------------------------------+
|ДЕЙСТВИТЕЛЬНОЕ|  32,64 БИТ   |     ЗАГРУЗКА, ЗАПОМИНАНИЕ, СРАВНЕНИЕ     |
|              |              | СЛОЖЕНИЕ, ВЫЧИТАНИЕ, УМНОЖЕНИЕ, ДЕЛЕНИЕ  |
+--------------+--------------+------------------------------------------|
|ПРОМЕЖУТОЧНОЕ |    80 БИТ    | СЛОЖЕНИЕ, ВЫЧИТАНИЕ, УМНОЖЕНИЕ, ДЕЛЕНИЕ, |
|ДЕЙСТВИТЕЛЬНОЕ|              |      ИЗВЛЕЧЕНИЕ, КВАДРАТНОГО КОРНЯ,      |
|              |              |   МАСШТАБИРОВАНИЕ ОСТАТКА, ВЫЧИСЛЕНИЕ    |
|              |              |  ЧАСТИ ЦЕЛОГО, СМЕНА  ЗНАКА, ВЫЧИСЛЕНИЕ  |
|              |              |  АБСОЛЮТНОЙ ВЕЛИЧИНЫ, ВЫДЕЛЕНИЕ ПОРЯДКА  |
|              |              | И МАНТИССЫ, СРАВНЕНИЕ, ОСМОТР, ПРОВЕРКА, |
|              |              |    ОБМЕН, АРКТАНГЕНС, 2-1,Y*LOG(X+1),    |
|              |              | Y*LOG(X), ЗАГРУЗКА КОНСТАНТЫ (0.0, П, И  |
|              |              |  Т.Д.) (80387 ДОБАВЛЯЕТ СИНУС, КОСИНУС,  |
|              |              |    СИНУС И КОСИНУС, НЕУПОРЯДОЧЕННОЕ      |
|              |              | СРАВНЕНИЕ).                              |
+------------------------------------------------------------------------+

+-------------------------------------------------------------------+
| 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | ОТНОСИТЕЛЬНЫЕ АДРЕСА - 1  |
+-------------------------------------------------------------------+
            --------------- ВОЗРАСТАНИЕ ПОРЯДКА - 2
79      71                              3 0
 --------+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+    УПАКОВОЧНОЕ
 |       | | | | | | | | | | | | | | | | | |    ДЕСЯТИЧНОЕ
 +-----------------------------------------+          5
 |   L-------- 4   ВЕЛИЧИНА ----------------
 L------- ЗНАК - 3

           31       23            0
           +----------------------+    7
           | |      |             | НЕПОЛНОЕ
           | |      |             | ДЕЙСТВИТЕЛЬНОЕ
           +----------------------+
            |L---T---L- ВЕЛИЧИНА --
            |    L-------- СМЕЩЕННЫЙ ПОРЯДОК 6
            L------------- ЗНАК

60               51                          0
+--------------------------------------------+   8
|  |             |                           | ПОЛНОЕ
|  |             |                           | ДЕЙСТВИТЕЛЬНОЕ
+--------------------------------------------+
| +-------------+ +------- ВЕЛИЧИНА ---------
|        L------ СМЕЩЕННЫЙ ПОРЯДОК
L--------------- ЗНАК

79               62                          0
--T-----------T--T---------------------------+ ПРОМЕЖУТОЧНОЕ
| |           |  |                           | ДЕЙСТВИЕ
+--------------------------------------------+   9
| L-----T------  L------ 4  ВЕЛИЧИНА ---------
|       L------------------ СМЕЩЕННЫЙ ПОРЯДОК
L------- ЗНАК - 3

     Рис.2-8.Примеры хранения типов данных математического
сопроцессора

   2.3.3  Другие команды
   Не все команды процессора 80386 связаны с типами данных. Такие
команды рассматриваются в нижеследующих параграфах.
   2.3.3.1Команды операций со стеком
   Стек  процессора 80386 является стеком двойных слов,  основание
и  вершина которого определяются регистрами, соответственно, SS  и
ESP.  Команда  PUSH заносит двойное слово в стек,  а  команда  POP
извлекает  с вершины стека двойное слово и хранит его  в  регистре
памяти  или  в  памяти. По команде PUSH ALL в стек  заносятся  все
общие  регистры,  а  по  команде  POP  ALL  производится  обратная
операция.   Команда INTER (входа в процедуру) и LEAVE  (выхода  из
процедуры)  предназначены  для языков высокого  уровня  с  блочной
структурой. По команде ENTER создается кадр и образ стека, которые
компиляторы  используют для связки вызовов  процедур.  По  команде
LEAVE  кадр  стека  и  образ удаляются  из  стека  для  подготовки
возврата к процедуре, сделавшей вызов.
   2.3.3.2Команды передачи управления
   Команда  JUMP  (переход)  передает  управление  другой  команде
путем замены содержимого счетчика команд. Новая команда может быть
в  том  же  кодовом сегменте (со смещение до 2 байт) или совсем  в
другом.  Операндом  внутрисегментного перехода является  локальный
указатель, т.е. смещение новой команды в текущем кодовом сегменте;
переход  таким  образом,  может  быть  сделан  к  любой  ячейке  в
максимально возможном сегменте. Операндом межсегментного  перехода
является глобальный указатель, что позволяет передавать управление
в  любую  точку  сегмента. (Поле селектора в глобальном  указателе
замещает  величину  в регистре CS, а поле смещение  -  величину  в
EIP).  В системе команд также имеется полный набор команд условных
переходов,  ветвление которых основано на величине флага  статуса;
эти  команды  могут передавать управление ячейкам,  которые  также
смещены на максимум 2 байта.
   Вызов   процедур   и  функций  (подпрограмм)  производится   по
командам   CALL  (вызов),  а  возврат  к  вызывавшей  подпрограмме
осуществляется  с помощью команды RETURN (возврат).  Так  же,  как
команды  перехода, вызовы внутри сегмента имеют своими  операндами
локальный указатель, задающий новую величину в счетчике команд,  а
вызовы между сегментами используют в качестве операндов глобальный
указатель,  который кроме CS изменяет и величину EIP. По  командам
вызова  адрес  следующей  команды заносится  в  стек,  после  чего
производится загрузка счетчика команд (и регистра CS, если переход
делается  в  другой  сегмент).  По  команде  возврата  сохраненные
величины  извлекаются  из стека в EIP и,  если  требуется,  в  CS.
Вызовы   могут  иметь  бесконечную  вложенность  и  рекурсивность,
ограниченные лишь размером стека.
   Для   управления  циклами,  помимо  условных  переходов,  80386
обеспечивает  выполнение  команд  LOOP  (безусловно  и   условного
цикла).  Команды  цикла  в  качестве  счетчика  циклов  используют
регистр  ECX;  в  каждом цикле ECX уменьшается на 1  и  выполнение
*.,  -$k  заканчивается, когда величина в  ECX  становится  равной
нулю.  Команды  условных циклов заканчиваются в том  случае,  если
флаг  содержит  заданную величину. В то время  как  команды  цикла
предназначены  для  проверок "в конце цикла",  команда  "переход",
если ECX=0 реализует проверку в начале цикла и позволяет выполнять
цикл 0 раз.
   2.3.3.3Дополнительные команды
   Команда  BOUND (проверка границ) 80386 может быть  использована
для  проверки  того, что индекс массива находится в его  границах.
Процессор  80386  имеет также команды установки и гашения  флагов,
загрузки и запоминания байта статуса регистра флагов.
   Математический  сопроцессор 80287 или 80387 добавляет  команды,
необходимые операционной системе для его инициализации,  обработки
особых  случаев, а также для запоминания и восстановления  статуса
сопроцессора.
   Наконец,  естественно,  процессоре  80386  имеет  команду  "нет
операции".

СИСТЕМНАЯ АРХИТЕКТУРА
   Назначение  системной  архитектуры  заключается  в  обеспечении
операционных  систем, однако операционные системы весьма  различны
по  своим требованиям. Для решения этой проблемы, процессор  80386
обеспечивает  набор  ресурсов, которые  разработчики  операционных
систем  могут  использовать  по своему  усмотрению.  В  результате
системная архитектура 80386 может быть сконфигурирована так, чтобы
удовлетворить   всем   требованиям  разрабатываемой   операционной
системы.
 3.1Системные регистры
   Кроме    регистров,    рассмотренных   в   предыдущей    главе,
операционная система иногда использует регистры 80386,  показанные
на   рис.3-1.  (Далее  в  этой  главе  эти  регистры   еще   будут
рассматриваться; здесь они показаны для справки). В основном этими
регистрами   пользуется  сам  80386;  операционная  система   лишь
инициализирует  системные регистры и игнорирует их при  нормальной
работе.   Однако,   операционная  система  может   воспользоваться
системным  регистром при обработке особого случая.  Например,  при
страничной  ошибке процессор загружает ошибочный адрес  в  регистр
CR2;  обработчик страничных ошибок операционной системы использует
этот   адрес   для  поиска  соответствующего  элемента  страничной
таблицы.   Системные   регистры  обычно   недопустимы   прикладным
программам,   поскольку   оперировать   с   ними   могут    только
привилегированные  команды. (Особые случаи,  страничные  ошибки  и
привилегированные команды рассматриваются далее в этой главе).

             47               15           0
             +-----------------------------+
             |  БАЗОВЫЙ АДРЕС | ПР. РАЗМЕР |  ГЛОБАЛЬНАЯ ТАБЛИЦА
             +----------------+------------+  ДЕСКРИПТОРОВ
             |                |            |  ТАБЛИЦА ДЕСКРИПТОРОВ
 +-----------+----------------+------------+  ПРЕРЫВАНИЙ
 | СЕЛЕКТОР  |                |            |  ЛОКАЛЬНАЯ ТАБЛИЦА
 L-----------+----------------+-------------  ДЕСКРИПТОРОВ
 +-----------------------------------------+
               СИСТЕМНЫЕ АДРЕСНЫЕ РЕГИСТРЫ

   31                        0
   +-------------------------+
   |                         | ВСПОМОГАТЕЛЬНЫЙ
   +-------------------------|
   |                         | РЕЗЕРВНЫЙ
   +-------------------------|
   |                         | ЛИНЕЙНЫЙ АДРЕС СТР. ОШИБКИ
   +-------------------------|
   |                         | БАЗОВЫЙ АДРЕС СПРАВОЧНИКА
   |                         | СТРАНИЦ
   +-------------------------+
    СИСТЕМНЫЕ УПРАВЛЯЮЩИЕ РЕГИСТРЫ

 3.2Обеспечение многозадачных операционных систем
   Многие  свойства  системной архитектуры  80386  непосредственно
обеспечивают  многозадачные операционные системы,  хотя,  конечно,
80386   может  быть  использован  и  в  однозадачных  системах   с
повышенными требованиями. Многозадачная работа представляет  собой
способ  управления работой вычислительной системой в тех  случаях,
когда  работа  системы состоит из нескольких  видов  деятельности;
тремя  видами  деятельности  могут быть  например,  редактирование
одного  файла,  компиляция  другого и передача  третьего  файла  в
другую машину.
   В  многозадачной системе каждый вид деятельности, который может
осуществляться  одновременно  с другими,  называется  задачей.  (В
данном материале термин "задача " эквивалентен термину "процесс").
Каждая  задача выполняет программу, состоящую из команд и исходных
данных.  Одна  и  та  же  программа может  выполнятся  несколькими
задачами; например, в многозадачной системе с разделением  времени
несколько  задач  (по  числу пользователей)  могут  использоваться
одним  и  тем же компилятором или редактором. Программы  и  задачи
соотносятся   друг   с   другом  подобно  партитуре   музыкального
произведения и его исполнению: программа - это текст,  описывающий
алгоритм, а задача - это однократное исполнение этого алгоритма.
   Программы,  выполняемые задачами. Составлены так, как  если  бы
они  выполнялись  на отдельных процессорах с общей  памятью,  т.е.
Используя паузы, необходимые для связи или синхронизации с другими
задачами,   теоретически  каждая  задача  выполняется   непрерывно
параллельно  с  другими задачами. На самом деле ,  однако,  задачи
выполняются поочередно одним процессором.
   Многозадачная операционная система моделирует несколько
процессоров, предоставляя каждой задаче "виртуальный процессор". В
каждый  момент  времени  операционная  система  передает  реальный
процессор  одному  из виртуальных процессоров,  выполняющему  свою
задачу.  Для  поддерживания впечатления, что каждая  задача  имеет
свой  процессор,  операционная система часто переключает  реальный
процессор   на  различные  виртуальные  процессоры.  В   системной
архитектуре 80386 для операции смены задачи предусмотрены сегменты
состояния задачи и команды, выполняющие эту операцию.
   3.2.1  Сегмент состояния задачи
   Сегмент  состояния  задачи (TSS) является одной  из  нескольких
структур   данных,  определяемых  системной  архитектурой   80386.
Фактически,  эти  структуры данных являются  "типами  данных"  для
операционных  систем. Сегмент TSS(см.Рис.3-2) Соответствует  тому,
что в некоторых операционных системах называется блоком управления
задачей;   в   этом   сегменте  хранится  состояние   виртуального
процессора  задачи.  Каждая задача 80386 представлена  своим  TSS,
который  делится  на  две  части.  Младшая  часть  TSS  определена
системной   архитектурой  80386  и  содержит  значения   регистров
процессора.  Старшая часть TSS может быть определена  операционной
a(ab%,.)  для  хранения  данных, связанных  с  задачей,  например,
приоритета  выполнения, дескрипторов файлов и  т.д.  Для  создания
своей  задачи  операционная система формирует TSS и инициализирует
его  величинами, необходимыми задаче для начала ее  выполнения.  В
результате 80386 поддерживает младшую часть TSS, а за его  старшую
часть несет ответственность операционная система.

           +--------------------------------------+
           | (ОПРЕДЕЛЕННАЯ ОПЕРАЦИОННАЯ СИСТЕМА)  |
           .                                      .
           +--------------------------------------|
           | АДРЕС ЛОКАЛЬНОЙ ТАБЛИЦЫ ДЕСКРИПТОРОВ |
           +--------------------------------------|
           | СПРАВОЧНЫЙ АДРЕС СТРАНИЧНОЙ ТАБЛИЦЫ  |
           +--------------------------------------|
           |           ОБЩИЕ РЕГИСТРЫ             |
           .                                      .
           +--------------------------------------|
           |           РЕГИСТР ФЛАГОВ             |
           +--------------------------------------|

команды. Устройство управления шиной управляет передачами на  шине
для  других  устройств.  Если  ни  одно  из  других  устройств  не
требуется   шиной,  устройство  предварительной   выборки   читает
следующее  двойное  слово командного потока из  памяти  в  очередь
предварительной выборки. Таким образом, большинство чтений  байтов
команды  производится параллельно с исполнением других  команд  во
время    свободных    циклов   шины.   Устройство    декодирования
расшифровывает   каждый  код  операции,  Преобразовывает   его   в
указатель   на   микрокод,  которые  реализует   данную   команду.
Исполнительное      устройство     выполняет      микроинструкции.
Исполнительное устройство может складывать два 32-битные  регистра
за  2  такта.  Аппаратура  умножения/деления  выполняет  32-битное
c,-.&%-(%  за время от 9 до 41 такта, в зависимости от  количества
значащих цифр, а 32-битное деление за время от 38 до 42 тактов,  в
зависимости от того, являются операнды знаковыми или беззнаковыми.
Сдвиг,  циклический сдвиг и операции над полями битов  выполняются
при помощи быстрого двигателя, который может сдвигать до 64 бит за
один  такт.  В типичной смеси команд, которая включает переходы  и
вызовы,  80386 исполняет команды со средней скоростью в 4,4  такта
каждая.

  ИСПОЛНИТЕЛЬНОЕ         СТРАНИЧНОЕ      УСТРОЙСТВО
    УСТРОЙСТВО           УСТРОЙСТВО       СЕГМЕНТАЦИИ
+--------------------+  +------------+  +-------------------+
|                    |  |            |  | ПЕРЕКОДИРОВОЧНЫЙ  |
|    РЕГИСТРЫ        |  | РЕГИСТРЫ   |  | БУФЕР ПРОСМОТРА   |
|                    |  | СЕГМЕНТОВ  |  | ИСКЛЮЧЕНИЙ        |
+--------------------|  |            |  |                   |
| БЫСТРЫЙ СДВИГАТЕЛЬ |  |            |  |                   |
|                    |  |            |  |                   |
+--------------------|  +------------|  +-------------------|
| УМНОЖЕНИЕ/ДЕЛЕНИЕ  |  | ТРАНСЛЯТОР |  |    ТРАНСЛЯТОР     |
+--------------------+  | СЕГМЕНТОВ  |  |     СТРАНИЦ       |
|  АРИФМЕТИЧЕСКОЕ    +->|            +->|                   |
|    ЛОГИЧЕСКОЕ      |  L-----T-------  L---------T----------
|    УСТРОЙСТВО      |        |           ---------
+--------T------------        |           |  УСТРОЙСТВО УПРАВЛЕНИЯ
ШИНОЙ
|        |                    |           |   +-------------+
|        |                    |           |   |   ИНТЕРФЕЙС |
|        L----------T-------------------------+   ШИНЫ      +-+
|                   |                         +-------------+ |
|             +---------------+  +------------------------+   |
|             |  ДЕШИФРАТОР   |<-+ОЧЕРЕДЬ ПРЕДВАРИТЕЛЬНОЙ-|<---
|             |               |  |        ВЫБОРКИ         |
|             +---------------|  +------------------------|
|             |   ОЧЕРЕДЬ     |  | УЗЕЛ ПРЕДВАРИТЕЛЬНОЙ   |
L-------------+   КОМАНД      |  |        ВЫБОРКИ         |
              +---------------+  +------------------------+

       УСТРОЙСТВО ДЕКОДИРОВАНИЯ

   Конвейерная  организация выборки команды,  ее  декодирование  и
исполнение на одном кристалле не является типичным для современных
микропроцессоров. С другой стороны помещение устройства управления
памятью (MMU) на кристалл, содержащий конвейерную структуру, также
является  нововведением.  Включение MMU  в  процессорный  кристалл
улучшает производительность, ускоряет трансляцию адреса.  За  счет
уменьшения задержки распространения сигнала (большинство устройств
управления  памятью,  организованных в виде отдельных  кристаллов,
вводят,  как  минимум, один такт ожидания на  каждое  обращение  к
памяти).  Еще одним средством ускорения работы процессора является
использование  границ полутактов синхросигнала,  которые  доступны
внутри кристалла (частота синхронизации на входе 80386 вдвое  выше
частоты, используемой в кристалле). Устройство управления  памятью
80386  состоит  из сегментного устройства и устройства  управления
страницами, как показано на рис.5-1.
   Устройство управления сегментами транслирует логические  адреса
и   проверяет  каждый  доступ  на  соответствие  атрибутам  защиты
сегмента.  Для большинства команд устройство управления сегментами
получает  данные для трансляции и защиты из регистров сегментов  и
дескрипторов,   находящихся   на   кристалле   80386.   Устройство
c/`  "+%-(o  страницами  включается  или  выключается  программами
операционной системы. Когда устройство выключено, линейные адреса,
полученные устройством управления, проходят
через   устройство  управления  страницами  без  изменения.  Когда
страничный  механизм  включен,  устройство  управления  страницами
транслирует  линейные адреса в физические адреса и проверяет,  что
доступ  соответствует  атрибутам страницы.  Устройство  управления
страницами включает 32-элементный перекодировочный буфер просмотра
исключений  (TLB), который запоминает необходимую  для  трансляции
информацию  для  некоторого числа страниц, к  которым  происходили
последние   обращения.   Используя  TLB,   устройство   управления
страницами  может транслировать большинство обращений к  страницам
(обычно 98-99%) без обращения к страничным таблицам, находящимся в
памяти.   При   необходимости  устройство  управления   страницами
генерирует  циклы шины, необходимые для возврата старых  элементов
TLB  в  их страничные таблицы и для загрузки свободных мест в  TLB
элементами  страничных таблиц, обращение к которым имеет  место  в
текущей команде.
 5.2Внешний интерфейс
   На  рис.5-2. показана блок-схема типичной системы, использующей
процессор   80386.   Это,  фактически  рабочее   место   инженера-
проектировщика.
   На  рис.5-3  показан  внешний интерфейс 80386  более  подробно,
выводы  процессора  сгруппированы по  функциональному  назначению.
Ниже описаны сигналы, связанные с этими выводами.
   5.2.1  Синхросигнал
   Первые  версии  80386 работают при частоте  12,5  или  16  МГц.
Сигнал  синхронизации  (CLK2) имеет  частоту  вдвое  большую,  чем
частота кристалла. Генератор синхросигнала 82384 генерирует сигнал
CLK2,  который  делится процессором 80386 на два,  чтобы  получить
свою внутреннюю синхрочастоту.
   5.2.2  Шины данных и адреса
   Процессор  80386  имеет  отдельные  32-битные  шины  адреса   и
данных.   Для   совместимости  с  существующим   оборудованием   и
драйверами   устройств   эффективная   разрядность   шины    может
динамически  переключаться между 16 и 32 битами. Ниже этот  вопрос
обсуждается более подробно.
   Система   команд  80386  поддерживает  8-,  16-   и   32-битные
передачи.  Адресная  шина организована так, чтобы  непосредственно
указывать байты данных, которые являются активными в данном  цикле
шины.  Старшие  30 бит каждого адреса поступают на выводы  A2-A31.
Выводы  BE0-BE3  (разрешение байта) указывают,  какие  байты  шины
данных относятся к текущей передаче. BE0 Соответствует разрядам D0-
D7,   BE1  соответствует  D8-D15  и  т.Д.  Эти  управляющие  байты
непосредственно  соответствуют способу,  которым  большинство  32-
битных подсистем памяти организованы, и устраняют необходимость  в
аппаратуре  декодирования  байтов  (см.Рис.5-4).  Если,  например,
необходимо  присоединиться  к  системной  шине,  которая   требует
наличия младших битов адреса, A0 и A1 могут быть сгенерированы  из
BE0-BE3 при помощи 4 клапанов.
   Операнды  в памяти 80386 не должны быть расположены  на  каких-
нибудь  границах, однако производительность повышается, когда  они
попадают  на границы адресов, которые кратны их размеру в  байтах.
Это  значит, что слова наилучшим образом располагаются на адресах,
делящихся  на два, а двойное слово - на адресах, делящихся  на  4.
(Элементы  длиннее 32 бит, такие как числа с плавающей  запятой  с
двойной   точностью,  должны  также  располагаться  на   4-байтных
#`  -(f  e  для  наилучшего быстродействия).  80386  Автоматически
генерирует   необходимое  количество  циклов  шины  для   передачи
операндов,  не располагающихся на оптимальных границах,  например,
целое, расположенное в двойном слове, запомненное в четном адресе,
не делящимся на 4, передается за два 16-битных цикла шины.
   5.2.3  Определение циклов шины
   80386  информирует  внешнее оборудование о  том,  что  на  шине
начинается  нормальный  цикл  шины  путем  установки  сигнала  ADS
(статус  адреса). В тот же самый момент процессор  определяет  тип
цикла  шины  с  помощью  сигналов W/R, D/C  и  M/IO.  Эти  сигналы
отличают  чтение от записи, данные от кодов команд и  обращение  к
вводу/выводу от обращения к памяти, соответственно.
   80386    Вырабатывает   сигнал   LOCK   (захват    шины)    для
мультипроцессорных применений и применений с несколькими  ведущими
устройствами. Сигнал говорит другим ведущим устройствам шины,  что
процессор  выполняет операцию с несколькими циклами шины,  которая
не  должна прерываться. 80386 автоматически выдает LOCK, когда  он
изменяет дескриптор сегмента и страничные таблицы, во время циклов
шины,  связанных с процедурой подтверждения, и когда он  выполняет
команду   EXCHANGE.    Команда  EXCHANGE  обеспечивает   неделимую
операцию   "проверка  и  установка",  которая  является   основным
строительным  элементом  при реализации  семафоров  в  разделяемой
памяти.  Программисты,  работающие  на  языке  ассемблера,   могут
захватить  шину во время исполнения некоторых других команд,  если
этим командам предшествует префикс LOCK.
   5.2.4  Управление циклом шины
   По  указанию внешнего оборудования 80386 может реализовать  два
типа  циклов шины: не конвейерный и конвейерный. Первый тип  цикла
обеспечивает  2-тактный  доступ к высокоскоростным  кэш-памятям  и
локальным  памятям любого объема (эффективность обращений  к  Kэш-
памятям зависит от их размера по отношению к элементам информации,
с  которыми  обращаются  к ним прикладные программы).  Второй  тип
цикла  шины позволяет низкоскоростным памятям иметь больше времени
для  ответа на цикл шин, позволяя процессору 80386 в то  же  время
работать  с  максимальной  скоростью. Внешнее  оборудование  может
динамически  разрешать  и  запрещать  конвейеризацию  шины   путем
установки   сигнала  NA  (следующий  адрес),  как  описано   ниже.
Предоставляя  возможность динамического  управления  циклом  шины,
процессор   80386  позволяет  инженеру-разработчику   использовать
комбинации  из  различных компонентов (элементов) памяти,  которые
удовлетворяют критериям стоимости, необходимого объема и требуемой
производительности,   а   также   приспосабливать    проект    для
использования  перспективных  технологий  при  создании  микросхем
памяти.
   Процессор  80386  выводит тип цикла шины, как описаны  выше,  а
внешнее оборудование сигнализирует, что оно ответило на цикл  шины
путем  установки сигнала READY. Если, как это часто бывает, другой
запрос  шины  ожидает внутри процессора 80386, когда сигнал  READY
уже  установлен, процессор выводит следующий тип цикла  шин.  Если
конвейеризация  отключена,  минимальное  время  между  адресами  и
данными  составляет  два такта. Внешнее оборудование,  которое  не
может  ответить  за  два  такта, может удлинить  цикл  шины  путем
удержания  сигнала  READY  в  неактивном  состоянии,  т.е.   путем
вставления  тактов  ожидания в цикл.  Если  32-битные  циклы  шины
исполняются друг за другом, то максимальная пропускная способность
шины   80386   составит  32  мегабайта  в  секунду   при   частоте
синхросигнала  16 МГц или 25 мегабайт в секунду при  частоте  12,5
МГц.
   Благодаря  внутренней  конвейеризации  процессор   80386  очень
часто  знает адрес и тип следующего цикла шины, прежде чем внешнее
оборудование  ответит на текущий цикл. Внешнее оборудование  может
использовать свойство внутренней конвейеризации адреса  80386  для
получения  более  раннего доступа к следующему  типу  цикла  шины.
Конвейеризация  адреса  может  дать внешнему  оборудованию  время,
равное  трем  тактам между адресом и данными, в то время  как  для
процессора  пропускная  способность  шины  останется  равной  двум
тактам.
   Конвейеризация   адреса   наилучшим  образом   используется   в
системах  с  перемежающейся адресацией, которая может отвечать  на
доступ  в различных блоках памяти параллельно. Устанавливая сигнал
NA,  внешнее  оборудование  может  запрашивать  80386  выдать  тип
следующего  цикла  шины,  как только  он  станет  известен  внутри
процессора, а не ожидать сигнала READY (см.Рис.5-6).
   5.2.5  Динамическое управление разрядность шины
   В дополнение к управлению типами циклов шины подсистема памяти
(и ввода/вывода) также может динамически управлять разрядностью
шины данных. Динамическое управление разрядностью шины позволяет:

   1. Произвольно комбинировать 16- и 32-битные подсистемы памяти,
      программное обеспечение также может осуществлять 32-битные
      передачи независимо от того, имеет оно доступ к 16-или к 32-
      разрядной памяти;
   2. Достаточно просто подсоединятся к 16-битным шинам, таким как
      шина MULTIBUS I;
   3. Реализовывать совместимость с 16-битными периферийными
      устройствами (и их драйверами), регистры которых обычно
      располагаются на 16-разрядных, а не на 32-разрядных границах.

   Устанавливая  сигнал  "разрядность  шины  16"  (BS16),  внешнее
оборудование может проинструктировать процессор, чтобы он выполнил
текущую  передачу  только на 16 младших битах  шины  данных.  Если
сигнал BS16 установлен, а обращение 32-разрядное, процессор  80386
принимает  сигнал  BS16  позже  в цикле  шины,  позволяя  вне[нему
оборудованию  установить  его  только  для  соответствующих  типов
памяти и ввода/вывода.
   5.2.6  Статус процессора и управление
   Другое  ведущее  устройство шины (процессор или  интеллигентное
периферийное   устройство,   такое  как   пдп-контроллер),   может
запросить  использования  локальной шины 80386  путем  выставления
сигнала  HOLD.  Процессор  подтверждает передачу  шины  установкой
сигнала  HLDA (подтверждение захвата) в конце текущего цикла  шины
(если он имел место), затем он подавляет свой следующий цикл  шины
до  тех пор, пока сигнал HOLD не будет снят. Когда процессор 80386
освобождает  шину  для другого устройства, он поддерживает  сигнал
HLDA   в  активном  состоянии,  а  остальные  свои  выводы   -   в
высокоимпедансном состоянии, электрически изолируясь от системы.
   Прерывания   80386  классифицируются  как  маскируемые   и   не
маскируемые,  маскируемые прерывания поступают на вход  процессора
INTR  (запрос прерывания), а прерывание второго типа на  вход  NMI
(запрос немаскируемого прерывания). Программы операционной системы
могут  игнорировать  вход  INTR  путем  очистки  флага  разрешения
прерывания. Процессор всегда принимает сигнал на входе NMI, многие
системы   используют  этот  вход  для  того,  чтобы  информировать
процессор  об  аварии системы по питанию или глобальной  системной
ошибке.
   Запросы  маскируемых прерываний обычно подсоединяются ко  входу
INTR   через   один  или  несколько  программируемых  контроллеров
прерываний  8259а  (пкп).  Каждый 8259а может  обрабатывать  до  8
источников  прерываний, несколько контроллеров  8259а  могут  быть
каскадированы,  чтобы  обеспечить прием сигналов  от  максимум  64
различных    источников    прерываний.    Операционная     система
инициализирует  каждый  8259а при помощи идентифицируемого  номера
(вектора), обеспечивая тем самым для каждого входа прерываний свою
программу  обработки.  8259А предоставляет этот  номер  процессору
80386  в ответ на цикл шины процессора, связанной с подтверждением
прерывания.  80386  Использует этот номер для вызова  обработчика,
предназначенного для ответа на прерывание.
   Установка  сигнала RESET ставит процессор в начальное состояние
(в  реальный  режим с запрещенными прерываниями) и заставляет  его
выбрать команду из физического адреса FFFFFFF04.
   5.2.7  Управление сопроцессором
   Процессор   80386  посылает  команды  и  операнды  в   числовой
сопроцессор  80287 или 80387 путем выполнения циклов  ввода/вывода
шины  к  резервным адресам выше обычного 64-кбайтного пространства
ввода/вывода  .  Числовой сопроцессор может  быть  выбран  высоким
уровнем  сигнала  на  линии  A31 при низком  сигнале  М/I0.  80386
Использует  различные  протоколы связи для  каждого  сопроцессора,
посылая  16-битные величины в 80287 и 32-битные величины в  80387.
Процессор  80386  знает  в момент сброса, присутствует  ли  80387,
программное  обеспечение  инициализации  может  проверить  наличие
сопроцессора 80287.
   Сопроцессор   устанавливает  сигнал  BUSY  если  он   выполняет
команду. 80386 Не посылает следующую команду сопроцессору  до  тех
пор,  пока  сигнал  BUSY - низкий. Программное  обеспечение  может
синхронизировать процессор 80386 с сопроцессором, выдавая  команду
WAIT, которая приостанавливает 80386 до тех пор, пока сигнал  BUSY
остается неактивным. Сопроцессор устанавливает сигнал ERROR, когда
он  обнаруживает  особую ситуацию, которая должна быть  обработана
операционной  системой, в ответ на это 80386  вызывает  обработчик
особых ситуаций числового сопроцессора, выдавая особую ситуацию 7.
Вывод  PEREQ используется для реализации сопроцессорного протокола
процессора 80386

СВЕДЕНИЯ О ФУНКЦИОНИРОВАНИИ
 6.1Введение
   Характерной    чертой   80386   является    наличие    простого
функционального интерфейса для взаимосвязи с внешними модулями.  В
80386 имеются две раздельные шины: шина адреса и шина данных. Шина
данных - 32-разрядная и двунаправленная. В большинстве применяемых
модулей  для  высокоскоростной  локальной  шины  используются   32
разряда  адреса, передаваемого по адресной шине, из них 2  младших
разряда  дешифрируются в 4 сигнала строба данных (каждый  из  этих
сигналов  разрешает или запрещает передачу соответствующего  байта
данных),  а остальные 30 разрядов представляют собой двоичный  код
адреса.  Для  управления  обменом по шине  адреса  и  шине  данных
используются соответствующие управляющие сигналы.
   Изменяемая   ширина   (разрядность)   шины   данных   позволяет
процессору  взаимодействовать как с 32-х, так  и  с  16-разрядными
внешними шинами в синхронном режиме (см. 6.3.4).
   Если  передача информации состоит из нескольких циклов  обмена,
каждый из которых требует 16-разрядной ширины шины данных, то  все
равно  80386  в  каждом  цикле автоматически выполнит  необходимую
процедуру установления разрядности шины.
   N-разрядные периферийные устройства могут быть подключены к 32-
х  или  16-разрядным  шинам,  при этом  их  производительность  не
снижается.  В 80386 применяется новый режим конвейерной адресации,
который  обеспечивает  в случае 32-х и 16-разрядной  шин  наиболее
рациональное  использование  памяти, особенно  это  проявляется  в
очень напряженном режиме работы с ресурсами памяти (когда доступ к
памяти требуется большому числу абонентов).
   Режим  конвейерной  адресации по сравнению с другими  способами
адресации значительно сокращает время нахождения интерфейса памяти
в   состоянии   ожидания   (см.  6.4.2).   Конвейерную   адресацию
целесообразно применять в системах, имеющих в своем составе память
с  расслоением. В системах с рабочей частотой 16 МГц, включающих в
себя   память   с  расслоением  со  временем  обращения   100   Нс
(динамические  ОЗУ),  можно совсем исключить  состояние  ожидания,
применяя  конвейерную  адресацию. Когда внешние  модули  потребуют
режим  конвейерной адресации, 80386 сформирует адрес  и  определит
длительность  цикла  шины  для  предстоящего  цикла   шины   (если
позволяют  внутренние  ресурсы),  даже  если  в  настоящий  момент
процессор ожидает подтверждение в текущем цикле.
   Однако,   не  конвейеризированный  способ  адресации   идеально
подходит  для  устройств, в состав которых входит кэш-память,  так
как  высокое  быстродействие кэш-памяти позволяет  работать  в  не
конвейеризированном режиме. Для обеспечения максимальной  гибкости
системы  на основе совмещения циклов конвейерный способ  адресации
применяется в синхронных системах.
   Цикл  шины  процессора  является  основным  средством  передачи
информации из системы в процессор или из процессора в систему.
   Минимальная длительность цикла передачи данных по шине в  80386
составляет два периода тактовой частоты. Поскольку процессор 80386
имеет  32-разрядную  шину  данных и рабочую  частоту  16  МГц,  то
следовательно максимальная пропускная способность 80386 составляет
32  Мбайт/сек. Однако, длительность любого цикла шины  может  быть
увеличена,  если  в этом цикле задерживается выдача  подтверждения
обмена  от  внешнего  модуля.  В  соответствующий  момент  времени
подтверждение выдается путем формирования сигнала на  входе  READY
(ГОТОВ) процессора 80386.
   80386  может  терять доступ к своим локальным шинам,  передавая
управление  ими  другим  устройствам,  например,  каналам  прямого
доступа  к  памяти. При этом, за исключением единственного  выхода
HLDA,  формируемого  80386, обеспечивается почти  полная  изоляция
процессора от системы. Изоляция процессора необходима при передаче
управления   тестовому   оборудованию   или   в   отказоустойчивых
применениях (в многопроцессорных системах для изоляции отказавшего
процессора и замены его другим).
   В   данном   разделе   представлены  сведения   об   интерфейсе
процессора.  Во-первых,  описано  назначение  и  функции   выводов
процессора  (см.  6.2  Описание  сигналов).  Кроме  того,  описаны
изменения сигналов в течение циклов шины (см. 6.3 Механизм  обмена
по  шине, 6.4 Описание функционирования шины и 6.5 Другие сведения
по функционированию).
 6.2Описание сигналов
   6.2.1  Введение
   Подраздел  начинается с краткого описания  входных  и  выходных
сигналов 80386, объединенных в функциональные группы. Отметим, что
наличие  символа # после названия сигнала означает,  что  активное
состояние  сигнала - состояние низкого уровня. И  наоборот,  когда
такого символа # нет после названия сигнала, то сигнал активен при
высоком уровне.
   Пример обозначения сигнала: M/IO#
       - Высокий уровень означает обращение к памяти.
       - Низкий уровень означает обращение к устройствам
   ввода/вывода.
   В  описаниях сигналов встречаются иногда обозначения  временных
параметров,  таких  как "t25 Reset/Setup Time" (Время  сброса  при
включении  питания)  и  "t26  Reset Hold  Time"  (Время  удержания
сигнала сброса). Значения этих параметров приведены в таблице  7-4
и таблице 7-6.
   6.2.2  Синхросигнал (CLK2)
   CLK2  обеспечивает  основную синхронизацию  работы  80386.  Эта
тактовая  частота  делится  пополам для того,  чтобы  сформировать
внутреннюю   процессорную  тактовую  частоту,   используемую   при
выполнении   команд  внутри  процессора.  Внутренний  синхросигнал
состоит  из  двух  фаз: "фазы один" и " фазы два".  Каждый  период
частоты. На рис.6-2 показано соотношение двух синхросигналов. Если
необходимо,    фаза   внутреннего   синхросигнала    может    быть
синхронизирован  от  такого отрицательного фронта  сигнала  RESET,
который  обеспечит заданные времена установки и удержания,  t25  и
t26 (setup and hold times).
   6.2.3  Шина данных (D0-D31)
   Двунаправленные   с   тремя  состояниями  линии   шины   данных
обеспечивают  перемещение данных от 80386  к  другим  устройствам.
Наличие  высокого уровня напряжения на входах/выходах шины  данных
обозначает  наличие кодов логической единицы "1" на этих  выводах.
Шина  данных  может передавать данные как на 32-,  так  и  на  16-
разрядные  шины  благодаря  тому, что есть  возможность  изменения
размера  шины  данных;  размер шины данных определяется  значением
входного сигнала BS16# (см. параграф 6.2.6
Шина управления).
   Для  правильного выполнения операций считывания сигналов с шины
данных   требуется   обеспечение  необходимых   значений   времени
установки t21 и времени удержания t22 считываемых данных.
   При   любой   операции  записи  (включая   циклы   останова   и
выключения) 80386 всегда передает все 32 разряда данных, даже если
в текущем цикле размер шины обмена равен 16 разрядам.
   6.2.4  Шина адреса (BE0#-BE3#, A2-A31)
   Эти   выходы   с  тремя  состояниями  обеспечивают   физическую
адресацию памяти или адресацию устройств ввода/вывода. Шина адреса
обеспечивает  физическое  пространство адресов  памяти  объемом  4
гигабайта  (от  00000000H  до FFFFFFFFH)  и  пространство  адресов
ввода/вывода объемом 64 килобайта (от 00000000H до 0000FFFFH)  для
обращения  к  устройствам  ввода/вывода.  Для  передачи   сигналов
ввода/вывода,    автоматически   формируемых    для    обеспечения
взаимодействия   80386  с  сопроцессором,  используется   адресное
пространство ввода/вывода от  800000F8H  до 800000FFH, так как для
обращения  к  сопроцессору  необходимо  совпадение  двух  условий:
наличие  высокого уровня напряжения на линии адреса А31 и  наличие
низкого уровня на линии M/IO#.
   Значения   сигналов   стробов   данных   BE0#-BE3#   определяют
соответственно   те  байты  32-разрядной  шины   данных,   которые
участвуют   в   текущей   передаче.  Это   особенно   удобно   для
взаимодействия с внешней аппаратурой.

       BE0#  ОПРЕДЕЛЯЕТ УЧАСТИЕ В ОБМЕНЕ РАЗРЯДОВ  D0-D7,
       BE1#                -"-                 D8-D15,
       BE2#                -"-                 D16-D23,
       BE3#                -"-                 D24-D31.

   Количество  стробов  данных BE0#-BE3#, находящихся  в  активном
состоянии, определяет размер операнда обмена (1,2,3 или  4  байта)
(см. параграф 6.3.6 Выравнивание данных).
   Когда  выполняется  цикл  записи  в  память  или  в  устройство
ввода/вывода,  и передаваемый операнд занимает только  старшие  16
разрядов  шины данных (D16-D31), копия этого операнда одновременно
передается  по  младшим  16  разрядам шины  данных  (D0-D15).  Это
дублирование  выполняется  для  обеспечения  оптимального   режима
записи  на  16-разрядные шины. Процедура дублирования записываемых
данных зависит от значений стробов данных BE0#-BE3#.
                                             Таблица 6-1
       ЗАВИСИМОСТЬ ДУБЛИРОВАНИЯ ЗАПИСЫВАЕМЫХ ДАННЫХ
                 ОТ ЗНАЧЕНИЙ BE0#-BE3#
+-------------------------------------------------------------------+
|СТРОБЫ ДАННЫХ 80386| ЗАПИСЫВАЕМЫЕ ДАННЫЕ 80386  |     ЕСТЬ ЛИ      |
+----T----T----T----+-------T-------T------T-----+  АВТОМАТИЧЕСКОЕ  |
|BE3#|BE2#|BE1#|BE0#|D24-D31|D16-D23|D8-D15|D0-D7|   ДУБЛИРОВАНИЕ?  |
+----+----+----+----+-------+-------+------+-----+------------------|
|ВЫС.|ВЫС.|ВЫС.|НИЗ.|НЕОПР. |НЕОПР. |НЕОПР.|  А  |       НЕТ        |
+----+----+----+----+-------+-------+------+-----+------------------|
|ВЫС.|ВЫС.|НИЗ.|ВЫС.|НЕОПР. |НЕОПР. |  В   |НЕОПР|       НЕТ        |
+----+----+----+----+-------+-------+------+-----+------------------|
|ВЫС.|НИЗ.|ВЫС.|ВЫС.|НЕОПР. |   С   |НЕОПР.|  С  |       ДА         |
+----+----+----+----+-------+-------+------+-----+------------------|
|НИЗ.|ВЫС.|ВЫС.|ВЫС.|   D   |НЕОПР. |  D   |НЕОПР|       ДА         |
+----+----+----+----+-------+-------+------+-----+------------------|
|ВЫС.|ВЫС.|НИЗ.|НИЗ.|НЕОПР. |НЕОПР. |  В   |  А  |       НЕТ        |
+----+----+----+----+-------+-------+------+-----+------------------|
|ВЫС.|НИЗ.|НИЗ.|ВЫС.|НЕОПР. |   С   |  В   |НЕОПР|       НЕТ        |
+----+----+----+----+-------+-------+------+-----+------------------|
|НИЗ.|НИЗ.|ВЫС.|ВЫС.|   D   |   С   |  D   |  С  |       ДА         |
+----+----+----+----+-------+-------+------+-----+------------------|
|ВЫС.|НИЗ.|НИЗ.|НИЗ.|НЕОПР. |   С   |  В   |  А  |       НЕТ        |
+----+----+----+----+-------+-------+------+-----+------------------|
|НИЗ.|НИЗ.|НИЗ.|ВЫС.|   D   |   С   |  В   |НЕОПР|       НЕТ        |
+----+----+----+----+-------+-------+------+-----+------------------|
|НИЗ.|НИЗ.|НИЗ.|НИЗ.|   D   |   С   |  В   |  А  |       НЕТ        |
+-------------------------------------------------------------------+

   Обозначения: D = логические записываемые  данные  в  байте D24-D31

               C=      -"-     D16-D23
               B=      -"-     D8-D15
               A=      -"-     D0-D7
   6.2.5  Сигналы определения типа цикла шины
           (W/R#, D/C#, M/IO#, LOCK#)

   Эти  выходы  с тремя состояниями определяют тип текущего  цикла
шины.  В зависимости от значения W/R# все циклы подразделяются  на
циклы  записи  и циклы чтения. D/C# разделяет все циклы  на  циклы
обмена  данными  и  циклы  обмена  управляющими  сигналами.  M/IO#
отличает   циклы  обращения  к  памяти  от  циклов   обращения   к
устройствам  ввода/вывода. По сигналу LOCK#  различаются  циклы  с
блокированной шиной.
   Основными сигналами определения типа цикла шины являются  W/R#,
D/C#  и  M/IO#,  так  как  эти  сигналы  принимают  действительное
значение  одновременно  с установлением активного  уровня  сигнала
ADS#  (выход строба адреса). Действительное значение сигнала LOCK#
устанавливается тогда, когда начинается цикл шины (причем, цикл  с
конвейерной  адресацией)  и после установления   активного  уровня
сигнала ADS# (см. параграф
6.4.3.4 конвейерная адресация).
   Точное соответствие типов циклов шины значениям сигналов  W/R#,
D/C#  и  M/IO#  приведено  в  табл.6-2.  Отметим  одну  комбинацию
сигналов  W/R#,  D/C#  и  M/IO#, которая  никогда  не  может  быть
получена при активном уровне сигнала ADS# (однако, эта комбинация,
которая обозначена как "запрещенная" может иметь место в нерабочих
состояниях  шины,  при неактивном уровне сигнала ADS#).  Поскольку
действительные  значения сигналов M/IO#, D/C# и W/R#  определяются
временем действия сигнала ADS#, то в другое время для оптимального
использования дешифрирующей схемы можно использовать и запрещенную
комбинацию.

                                                Таблица 6-2
              ОПРЕДЕЛЕНИЕ ТИПА ЦИКЛА ШИНЫ
+-------------------------------------------------------------------+
| M/IO# | D/C#  | W/R#  |       ТИП ЦИКЛА ШИНЫ        | БЛОКИРОВАНА |
|       |       |       |                             |  ЛИ ШИНА?   |
+-------+-------+-------+-----------------------------+-------------|
|НИЗКИЙ |НИЗКИЙ |НИЗКИЙ | ПОДТВЕРЖДЕНИЕ ПРЕРЫВАНИЯ    |     ДА      |
+-------+-------+-------+-----------------------------+-------------|
|НИЗКИЙ |НИЗКИЙ |ВЫСОКИЙ| ЗАПРЕЩЕННАЯ                 |     ДА      |
+-------+-------+-------+-----------------------------+-------------|
|НИЗКИЙ |ВЫСОКИЙ|НИЗКИЙ | ЧТЕНИЕ ДАННЫХ ИЗ УСТРОЙСТВА |     НЕТ     |
|       |       |       | ВВОДА/ВЫВОДА                |             |
+-------+-------+-------+-----------------------------+-------------|
|НИЗКИЙ |ВЫСОКИЙ|ВЫСОКИЙ| ЗАПИСЬ ДАННЫХ В УСТРОЙСТВО  |     НЕТ     |
|       |       |       | ВВОДА/ВЫВОДА                |             |
+-------+-------+-------+-----------------------------+-------------|
|ВЫСОКИЙ|НИЗКИЙ |НИЗКИЙ | ЧТЕНИЕ КОМАНДЫ ИЗ ПАМЯТИ    |     НЕТ     |
+-------+-------+-------+-----------------------------+-------------|
|ВЫСОКИЙ|НИЗКИЙ |ВЫСОКИЙ| ОСТАНОВ:       ВЫКЛЮЧЕНИЕ:  |     НЕТ     |
|       |       |       | АДРЕС=2        АДРЕС=0      |             |
|       |       |       | НННННННН       ННННННННННН  |             |
|       |       |       | (BE0#ВЫС.      (BE0#НИЗК    |             |
|       |       |       |  BE1#ВЫС.       BE1#ВЫС.    |             |
|       |       |       |  BE2#НИЗК.      BE2#ВЫС.    |             |
|       |       |       |  BE3#ВЫС.       BE3#ВЫС.    |             |
|       |       |       |  A2-A31НИЗК.)   A2-A31НИЗК.)|             |
+-------+-------+-------+-----------------------------+-------------|
|ВЫСОКИЙ|ВЫСОКИЙ|НИЗКИЙ | ЧТЕНИЕ ДАННЫХ ИЗ ПАМЯТИ     | НЕКОТОРЫЕ   |
|       |       |       |                             |   ЦИКЛЫ     |
+-------+-------+-------+-----------------------------+-------------|
|ВЫСОКИЙ|ВЫСОКИЙ|ВЫСОКИЙ| ЗАПИСЬ ДАННЫХ В ПАМЯТЬ      | НЕКОТОРЫЕ   |
|       |       |       |                             |   ЦИКЛЫ     |
+-------------------------------------------------------------------+

   6.2.6  Сигналы управления шиной
   6.2.6.1Введение
   Ниже перечисленные сигналы позволяют процессору определять
начало цикла шины, а также дают возможность другим устройствам
системы управлять конвейерной адресацией, размером шины данных и
определять конец цикла шины.
   6.2.6.2Строб адреса (ADS#)
   Этот  входной сигнал с тремя состояниями на входе указывает  на
то  что  на  выводах  80386  установлены  действительные  значения
сигналов,  определяющих тип цикла шины, и сигналов  адреса  (W/R#,
D/C#,  M/IO#, BE0# - BE3# и A2-A31). Сигнал ADS устанавливается  в
течение тактов Т1 и Т2 состояний шины (дополнительную информацию о
a.ab.o-(oe  шины  см. 6.4.3.2 Не конвейеризированная  адресация  и
6.4.3.4 Конвейерная адресация).
   6.2.6.3Сигнал подтверждения (READY#)
   Этот  вход  указывает на то, что текущий цикл шины завершен,  и
те  байты,  участие  которых в цикле обмена определено  значениями
BE0#-BE3#  и  BE16#, приняты или переданы. Когда в  течение  цикла
чтения  или  цикла  подтверждения прерывания формируется  активный
уровень  сигнала  READY#,  80386 "защелкивает"  входные  данные  и
завершает  цикл. Когда сигнал READY# формируется в  цикле  записи,
процессор завершает цикл шины. Сигнал READY# игнорируется в первом
такте  всех  циклов  шины, затем в каждом такте  состояние  READY#
опрашивается  до  тех  пор, пока не установится  активный  уровень
сигнала READY#. READY# должен быть сформирован для подтверждения в
каждом   цикле   шины,  включая  циклы  отображения   останова   и
отображения выключения. Для правильной работы время установки  t19
и  время удержания t20 сформированного сигнала READY# должны иметь
определенные необходимые значения (См. все параграфы  раздела  6.4
Описание функционирования шины).
   6.2.6.4Запрос следующего адреса (NA#)
   Этот  сигнал  используется  для запрашивания  адреса  в  режиме
конвейерной адресации. Этот вход сообщает процессору  о  том,  что
система готова принять из 80386 новые значения сигналов BE0#-BE3#,
A2-A31, W/R#, D/C# и M/IO#, даже если завершение текущего цикла не
подтверждено сигналом READY#.
   Если  80386 обнаружит на входе NA# активный уровень, он  выдает
на  шину  следующий  адрес,  обеспечив  внутреннюю  подготовку   к
следующему запросу шины (см. параграф 6.4.2 Конвейерная  адресация
и 6.4.3 Циклы чтения и записи).
   6.2.6.5Указатель 16-разрядной шины (BS16#)
   Благодаря  сигналу BS16# осуществляется непосредственная  связь
80386  с  32-разрядной  и  16-разрядной шинами  данных.  Установка
активного уровня этого входа приведет к тому, что в текущем  цикле
шины  обмен  будет производиться только по младшей  половине  шины
данных (D0-D15) в соответствии со значениями сигналов BE0# и BE1#.
Дополнительное  влияние сигнала BS16# (установленного  в  активное
состояние)   не  проявится,  если  в  текущем  цикле  сформированы
активные  уровни  только сигналов BE0# или BE3#, действие  сигнала
BS16#   (активного  уровня)  заставит  процессор  80386  выполнить
необходимые  переключения  для  правильной  передачи  старшего(их)
байта(ов) по линиям D0-D16.
   Если  операнд  занимает  обе половины шины  данных  и  BS16#  в
активном  состоянии,  то 80386 автоматически выполнит  второй  16-
разрядный цикл шины. Для правильной работы время установки  t17  и
время  удержания  t18  сигнала  BS16#  должны  иметь  определенные
необходимые значения.
   Циклы   ввода/вывода,  автоматически  выполняемые   80386   для
взаимосвязи  с сопроцессором, не требуют установки сигнала  BS16#.
Сопроцессоры типа 80287 и 80387 анализируют входной сигнал  ERROR#
сразу   после   отрицательного   фронта   сигнала   RESET.   80386
обменивается только 16-разрядными посылками с 80287,  а  в  случае
взаимодействия  80386  с  сопроцессором 80387  обмен  производится
только  32-разрядными  посылками. Таким  образом,  значение  BS16#
влияет  на  циклы с участием 80287, а в течение циклов с  участием
80387 сигнал BS16# должен поддерживаться на неактивном уровне.
   6.2.7  Сигналы арбитража шины
   6.2.7.1Введение
   В   этом   разделе  описывается  механизм,  благодаря  которому
процессор  передает  управление своими  локальными  шинами  другим
активным абонентам, запрашивающим управление шиной (см. 6.6.1).
   6.2.7.2Запросы на захват шины (HOLD)
   Этот  выход  указывает  на то, что каким-то  устройствам  кроме
80386 требуется управление шиной.
   Сигнал  HOLD  должен  поддерживаться  в  активном  состоянии  в
течение  всего  времени,  пока любое  другое  устройство  является
владельцем  локальной  шины.  Сигнал HOLD  игнорируется  во  время
действия  RESET.  Если  сигнал RESET появится  во  время  действия
сигнала HOLD, то более приоритетный сигнал RESET установит шину  в
нерабочее    состояние   быстрее,   чем   установится    состояние
подтверждения захвата шины (состояние высокого сопротивления).
   Процессор  срабатывает  по фронту сигнала  HOLD  и,  пока  HOLD
поддерживается в активном состоянии, постоянно анализирует уровень
этого  сигнала.  Вход  HOLD - синхронизированный.  Для  правильной
работы  время  установки t23 и удержания t24 должны  всегда  иметь
определенное необходимое значение.
   6.2.7.3Подтверждение захвата шины (HLDA)
   Формирование активного уровня на выходе HLDA указывает  на  то,
что  80386  передает управление своей локальной шиной в  ответ  на
установление  сигнала  HOLD и переходит в состояние  подтверждения
захвата шины.
   Состояние  подтверждения  захвата  предполагает  почти   полную
изоляцию  процессора. Сигнал HLDA в этом состояние -  единственный
сигнал,   выдаваемый   80386.   Другие   выходные   сигналы    или
двунаправленные  сигналы (D0-D31, BE0#-BE3#, A2-A31,  W/R#,  D/C#,
M/IO#,  LOCK#  и  ADS#) переключаются в третье (высокоимпедансное)
состояние, поэтому запросившее шину устройство может захватить их.
К  некоторым сигнальным линиям желательно подсоединить фиксирующие
резисторы  для  того, чтобы избежать ложное срабатывание  по  этим
сигналам,  когда они не формируются текущим владельцем  шины  (см.
7.2.3 Рекомендации по выбору и применению резисторов). Кроме того,
один  используемый фронт, который может быть сформирован на  входе
NMI  во время состояния подтверждения захвата, запоминается с тем,
чтобы  он  был  проанализирован и обработан после  снятия  сигнала
HOLD. Кроме обычного использования состояния подтверждения захвата
при  взаимодействии 80386 с контроллерами ПДП (прямого  доступа  к
памяти) или активными периферийными устройствами, состояние  почти
полной  изоляции процессора особенно удобно использовать в  режиме
тестирования   системы,  когда  тестовое  оборудование   управляет
системой, а также в отказоустойчивых системах.
   6.2.8  Сигналы интерфейса с сопроцессором
   6.2.8.1Введение
   В  следующих  параграфах этого раздела дано описание  сигналов,
предназначенных для интерфейса с арифметическим сопроцессором. Эти
сигналы,  дополняя  сигналы шины данных,  шины  адреса  и  сигналы
определения типа цикла шины, управляют взаимодействием 80386 с его
сопроцессором 80287 или 80387.
   6.2.8.2Запрос сопроцессора (PEREQ)
   Активный   уровень   этого  сигнала  указывает   на   то,   что
сопроцессор  требует, чтобы в ответ на его запрос операнды  данных
были переданы в/из памяти.
   Активный  уровень  этого входного сигнала указывает  на  запрос
сопроцессора  на передачу процессором 80386 операнда  данных  в/из
памяти,  в  ответ  на этот запрос 80386 передает информацию  между
a./`.f%aa.`., и памятью. Поскольку в 80386
хранится   код   операции,   выполняемой   сопроцессором,    80386
осуществляет запрошенную передачу данных в заданном направлении  и
по  заданному  адресу памяти. 80386 анализирует и  срабатывает  по
уровню  сигнала  PEREQ.  Сигнал PEREQ может  быть  асинхронным  по
отношению к CLK2.
   6.2.8.3Сопроцессор занят (BUSY#)
   Активный   уровень   этого  сигнала  указывает   на   то,   что
сопроцессор еще выполняет заданную текущую инструкцию  и  пока  не
может принять другую инструкцию.
   Когда  80386  встречает любую инструкцию сопроцессора,  которая
оперирует  с  арифметическим  стеком (стеком  сопроцессора)  (т.е.
инструкции  загрузки,  "POP"  - инструкции  (убрать  в  стек)  или
арифметические операции), или инструкцию ожидания WAIT,  он  сразу
автоматически анализирует состояние входного сигнала BUSY# и будет
просматривать  его  до  тех  пор, пока  BUSY#  не  переключится  в
неактивное состояние.
   Такой    просмотр   входного   сигнала   BUSY#    предотвращает
преждевременную  выдачу следующей инструкции во  время  выполнения
сопроцессором   предыдущей  инструкции.  Инструкция   сопроцессора
FNINIT  и  FNCLEX могут быть выполнены даже при наличии  активного
уровня  на  входе  BUSY#,  так  эти  инструкции  используются  для
инициализации и прерывания-сброса сопроцессора.
   80386  анализирует  и  срабатывает  по  уровню  сигнала  BUSY#.
Сигнал  BUSY#  может быть асинхронным по отношению к CLK2.  Сигнал
BUSY#  служит еще одной цели. Если во время отрицательного  фронта
сигнала RESET на входе BUSY# имеется сигнал
низкого  уровня, то 80386 выполнит процедуру само диагностирования
(см.  6.6.3  Функционирование шины  в  течение  и  после  действия
сигнала  RESET).  Если же в этот момент сигнал BUSY#  будет  иметь
высокий уровень, то само диагностирование выполняться не будет.
   6.2.8.4Ошибка сопроцессора (ERROR#)
   Этот  входной  сигнал  указывает  на  то,  что  при  выполнении
сопроцессором предыдущей инструкции им был сформирован код ошибки,
немаскируемый  управляющим регистром сопроцессора. При  выполнении
сопроцессором инструкции процессор 80386 автоматически анализирует
входной сигнал ERROR#, и если установится активный уровень сигнала
ERROR#,  то  80386 вырабатывает прерывание 7, чтобы  обратиться  к
программам обработки ошибок.
   Некоторые  инструкции  сопроцессора,  в  основном  те,  которые
сбрасывают   флаги   арифметических  ошибок  в  сопроцессоре   или
сохраняют   состояние  сопроцессора,  исполняются  без   выработки
процессором  80386  прерывания 7, даже если  установлено  активное
состояние  сигнала  ERROR#. К таким инструкциям относятся  FNINIT,
FNCLEX, FSTSW, FSTSWAX, FSTCW, FSTENV, FSAVE, FESTENV и FESAVE.
   80386  анализирует  и  срабатывает по уровню   сигнала  ERROR#.
Сигнал ERROR# может быть асинхронным по отношению к CLK2.
   Сигнал  ERROR# выполняет еще одну функцию. Если низкий  уровень
сигнала  ERROR#  установится  не  позже,  чем  через  20  периодов
тактовой частоты CLK2 после отрицательного фронта сигнала RESET, и
сохранится таким по меньшей мере до тех пор, пока 80386 не  начнет
свой  первый  цикл  шины, то это указывает на то,  что  в  системе
используется  сопроцессор типа 80387 (разряд  ET  в  регистре  CR0
автоматически  устанавливается в 1). В обратном случае  в  системе
используется  сопроцессор типа 80287 или не  используется  никакой
(разряд ET в регистре CR0 автоматически устанавливается в 0).  См.
6.6.3  Функционирование  шины в течение и после  действия  сигнала
RESET.  Изменение  сигнала на выходе ERROR#  влияет  на  установку
b.+l*.  бита  ET. Программно устанавливаются необходимые  значения
битов EM и MP в регистре CR0. Следовательно, для различения случая
наличия  в  системе  сопроцессора типа 80287 от  случая,  когда  в
системе  вообще  нет сопроцессора, необходимо программное  задание
соответствующего  значения  бита  EM  в  регистре  CR0  (единичное
значение  бита  EM устанавливается в случае, когда в  системе  нет
сопроцессора).  Если  анализ изменения  состояния  сигнала  ERROR#
показал наличие в системе 80387 (сигнал ERROR установлен в  низкое
состояние   после  сброса),  но  позднее  программно   установлено
единичное состояние бита EM (EM=1), то 80386 ведет себя  так,  как
если бы в системе не было сопроцессора.
   6.2.9  Сигналы прерывания
   6.2.9.1Введение
   В  этом  разделе  описываются входные  сигналы,  которые  могут
прерывать  или  приостанавливать выполнение  процессором  текущего
набора инструкций.
   6.2.9.2Маскируемый запрос прерывания (INTR)
   Активный  уровень этого входного сигнала обозначает  запрос  на
обслуживание прерывания, которое может быть замаскировано битом IF
флагового регистра Flag Register 80386. В ответ на входной  сигнал
INTR  80386 выполняет два цикла подтверждения прерывания и в конце
второго  цикла "защелкивает" 8-битовый вектор прерывания, принятый
по линиям D0-D7, чтобы идентифицировать источник прерывания. 80386
анализирует  уровень и срабатывает по уровню сигнала INTR.  Сигнал
INTR  может быть асинхронным по отношению к CLK2. Для того,  чтобы
гарантировать    опознание   процессором   маскируемого    запроса
прерывания, активный уровень сигнала INTR должен поддерживаться до
начала первого цикла подтверждения прерывания.
   6.2.9.3Немаскируемый запрос прерывания (NMI)
   Этот   входной   сигнал  определяет  запрос   на   обслуживание
прерывания, которое не может быть программно замаскировано. Запрос
немаскируемого  прерывания  всегда  обрабатывается  по  программе,
адрес  начала  которой  указан  в  элементе  (позиции)  2  таблицы
прерываний.  Когда обрабатывается NMI, то благодаря фиксированному
значению  позиции таблицы прерываний, соответствующей  NMI,  циклы
подтверждения прерывания не выполняются.
   80386   анализирует  и  срабатывает  по  положительному  фронту
сигнала  NMI.  Сигнал NMI может быть асинхронным  по  отношению  к
сигналу CLK2. Чтобы гарантировать опознание сигнала NMI, последний
должен  иметь  неактивный уровень по меньшей мере  в  течение  8-и
периодов  CLK2,  и  затем должен быть установлен и  поддерживаться
активный  уровень  сигнала  NMI по  меньшей  мере  в  течение  8-и
периодов CLK2.
   Как  только начинается обработка запроса прерывания NMI, другие
запросы   NMI  обрабатываться  не  будут  до  появления  очередной
инструкции  IRET,  которая означает конец  процедуры  обслуживания
прерывания  NMI. Однако, если все-таки раньше этого времени  снова
будет   сформирован  активный  уровень  сигнала   NMI,   то   один
положительный  фронт  сигнала NMI будет запомнен  для  последующей
обработки после выполнения очередной инструкции IRET.
   6.2.9.4Сигнал сброса (установки в исходное состояние){RESET}
   Этот  входной сигнал останавливает выполнение любой операции  и
переводит 80386 в состояние, известное как состояние сброса. Сброс
80386  производится установкой активного уровня  сигнала  RESET  в
течение  15-и  или более периодов CLK2 (за 78 или  более  периодов
CLK2  до запроса само диагностирования). Когда установлен активный
c`."%-l  сигнала RESET, сигналы на всех остальных входных  выводах
игнорируются, а шинные выводы
переводятся  в  нерабочее состояние как показано в табл.5-3.  Если
одновременно установлены активные уровни сигналов RESET и HOLD, то
более  приоритетным  будет сигнал RESET. Сброс  по  сигналу  RESET
будет   произведен,   даже  если  80386  находился   в   состоянии
подтверждения захвата до установки RESET.
   80386  анализирует  и  срабатывает  по  уровню  (активному  или
неактивному) сигнала RESET. Сигнал RESET может быть асинхронным по
отношению  с CLK2. Если необходимо, фаза внутреннего синхросигнала
процессора,  а  также целое состояние 80386 могут  быть  полностью
синхронизированы  с внешними схемами, если обеспечить  необходимые
для  этого значения времени установки t25 и времени удержания  t26
отрицательного фронта сигнала
RESET.
                                              Таблица 6-3
          СОСТОЯНИЕ ВЫВОДОВ (НЕРАБОТАЮЩЕЙ ШИНЫ)
            В ТЕЧЕНИЕ ДЕЙСТВИЯ СИГНАЛА RESET
+-----------------------------------------------------------------+
|  ОБОЗНАЧЕНИЕ ВЫВОДОВ    | УРОВНИ СИГНАЛОВ ВО ВРЕМЯ СБРОСА RESET |
+-------------------------+---------------------------------------|
|          ADS#           |                ВЫСОКИЙ                |
+-------------------------+---------------------------------------|
|         D0-D31          |  ТРЕТЬЕ СОСТОЯНИЕ (ВЫСОКИЙ ИМПЕДАНС)  |
+-------------------------+---------------------------------------|
|       BE0#-BE3#         |                НИЗКИЙ                 |
+-------------------------+---------------------------------------|
|         A2-A31          |                ВЫСОКИЙ                |
+-------------------------+---------------------------------------|
|         W/R#            |                ВЫСОКИЙ                |
+-------------------------+---------------------------------------|
|         D/C#            |                ВЫСОКИЙ                |
+-------------------------+---------------------------------------|
|         M/IO#           |                НИЗКИЙ                 |
+-------------------------+---------------------------------------|
|         LOCK#           |                ВЫСОКИЙ                |
+-------------------------+---------------------------------------|
|         HLDA            |                НИЗКИЙ                 |
+-----------------------------------------------------------------+
   6.2.10 Список сигналов
   В  табл.6-4  перечислены сигналы процессора 80386  и  приведены
некоторые их характеристики.
                                                         Таблица 6-4
                       ПЕРЕЧЕНЬ СИГНАЛОВ 80386
+------------------------------------------------------------------------------+
| НАЗВАНИЕ |   ФУНКЦИИ     | АКТИВНЫЙ | ВХОД/ | ВХОД        | ПЕРЕКЛЮЧАЕТСЯ    |
| СИГНАЛА  |   СИГНАЛА     | УРОВЕНЬ  | ВЫХОД | СИНХРОННЫЙ  | ЛИ ВЫХОД         |
|          |               |          |       | ИЛИ         | В ТРЕТЬЕ         |
|          |               |          |       | АСИНХРОННЫЙ | ВЫСОКОИМПЕДАНСНОЕ|
|          |               |          |       | ПО          | СОСТОЯНИЕ ВО     |
|          |               |          |       | ОТНОШЕНИЮ   | ВРЕМЯ ДЕЙСТВИЯ   |
|          |               |          |       | К CLK2      | HLDA?            |
+----------+---------------+----------+-------+-------------+------------------|
| CLK2     | СИНХРОСИГНАЛ  |    -     | ВХОД  |      -      |         -        |
+----------+---------------+----------+-------+-------------+------------------|
| D0-D31   |  ШИНА ДАННЫХ  | ВЫСОКИЙ  | ВХОД/ |      S      |        ДА        |
|          |               |          | ВЫХОД |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| E0#-BE3# | СТРОБЫ ДАННЫХ | НИЗКИЙ   | ВЫХОД |      -      |        ДА        |
+----------+---------------+----------+-------+-------------+------------------|
| A2-A31   |  ШИНА АДРЕСА  | ВЫСОКИЙ  | ВЫХОД |      -      |        ДА        |
+------------------------------------------------------------------------------+
+------------------------------------------------------------------------------+
| W/R#     | УКАЗАТЕЛЬ     | ВЫСОКИЙ  |ВЫХОД  |      -      |        ДА        |
|          | РЕЖИМА ЗАПИСИ |          |       |             |                  |
|          | ИЛИ ЧТЕНИЯ    |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| D/C#     | УКАЗАТЕЛЬ     | ВЫСОКИЙ  |ВЫХОД  |      -      |        ДА        |
|          | ОБМЕНА ДАННЫМИ|          |       |             |                  |
|          | ИЛИ           |          |       |             |                  |
|          | УПРАВЛЯЮЩИМИ  |          |       |             |                  3
3          | СИГНАЛАМИ     |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| M/IO#    | УКАЗАТЕЛЬ     | ВЫСОКИЙ  | ВЫХОД |      -      |        ДА        |
|          | ОБРАЩЕНИЯ     |          |       |             |                  |
|          | ПАМЯТИ ИЛИ В/В|          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| LOCK#    | БЛОКИРОВКА    | НИЗКИЙ   | ВЫХОД |      -      |        ДА        |
|          | ШИНЫ          |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| ADS#     | СТРОБ АДРЕСА  | НИЗКИЙ   | ВЫХОД |      -      |        ДА        |
+----------+---------------+----------+-------+-------------+------------------|
| NA#      | ЗАПРОС        | НИЗКИЙ   | ВХОД  |      S      |        ДА        |
|          | СЛЕДУЮЩЕГО    |          |       |             |                  |
|          | АДРЕСА        |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| BS16#    | 16-РАЗРЯДНАЯ  | НИЗКИЙ   | ВХОД  |      S      |        ДА        |
|          | ШИРИНА ШИНЫ   |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| READY#   | ПЕРЕДАЧА      | НИЗКИЙ   | ВХОД  |      S      |        ДА        |
|          | ПОДТВЕРЖДЕНИЯ |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| HOLD     | ЗАПРОС НА     | ВЫСОКИЙ  | ВХОД  |      S      |        ДА        |
|          | ЗАХВАТ ШИНЫ   |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| HLDA     | ПОДТВЕРЖДЕНИЕ | ВЫСОКИЙ  | ВЫХОД |      S      |        НЕТ       |
|          | ЗАХВАТА ШИНЫ  |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| PEREQ    | ЗАПРОС        | ВЫСОКИЙ  | ВХОД  |      A      |        НЕТ       |
|          | СОПРОЦЕССОРА  |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| BUSY#    | СОПРОЦЕССОР   | НИЗКИЙ   | ВХОД  |      A      |        НЕТ       |
|          | ЗАНЯТ         |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| ERROR#   | ОШИБКА        | НИЗКИЙ   | ВХОД  |      A      |        НЕТ       |
|          | СОПРОЦЕССОРА  |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| INTR     | МАСКИРУЕМЫЙ   | ВЫСОКИЙ  | ВХОД  |      A      |        НЕТ       |
|          | ЗАПРОС        |          |       |             |                  |
|          | ПРЕРЫВАНИЯ    |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| NMI      | НЕМАСКИРУЕМЫЙ | ВЫСОКИЙ  | ВХОД  |      A      |        НЕТ       |
|          | ЗАПРОС        |          |       |             |                  |
|          | ПРЕРЫВАНИЯ    |          |       |             |                  |
+----------+---------------+----------+-------+-------------+------------------|
| RESET    | СБРОС         | ВЫСОКИЙ  | ВХОД  |A{ПРИМЕЧАНИЕ}|        НЕТ       |
+------------------------------------------------------------------------------+

Примечание: Если фаза внутреннего синхросигнала процессора  должна
быть синхронизирована с внешними схемами, то необходимо обеспечить
определенные  значения времени установки t25 и  времени  удержания
t26 отрицательного фронта сигнала RESET.
 6.3Механизм обмена по шине
   6.3.1  Введение
   Все  передачи  данных  занимают один  или  более  циклов  шины.
Операнды  логических данных длиной в байт, слово и  двойное  слово
могут  быть  переданы без выравнивания физических  адресов.  Любой
байт   может   быть   краевым  байтом   (первым   или   последним)
передаваемого  операнда, но при этом для передачи не  выровненного
операнда  может  потребоваться два или даже три  физических  цикла
шины.   (См.6.3.4  Изменяемый  размер  шины  данных  и  6.3.6   Не
выровненные операнды.)
   Сигналы  адреса  80386  предусмотрены для упрощения  аппаратуры
внешней  системы. Старшие биты адреса реализованы линиями  A2-A31.
Младшие   биты  адреса  в  виде  BE0#-BE3#  обеспечивают   выборку
соответственно  четырех  байтов 32-битной шины  данных.  Благодаря
этому  физический операнд представляется в каждом цикле в наиболее
удобной форме.
   Активные  уровни  выходных  сигналов стробов  данных  BE0#-BE3#
устанавливаются, если соответствующие им байты шины  данных  будут
принимать участие в предстоящем цикле шины, как указано в  табл.6-
6.   Изменяя   комбинацию  установленных  стробов   данных   можно
.aci%ab"(bl  любой  вариант  выборки смежных  байтов,  но  никакая
комбинация BE0#-BE3# не позволит выбрать байты, разделенные  двумя
или тремя нефункционирующими байтами.
   Адресные  биты  A0-A1  физического адреса операнда  могут  быть
образованы, когда необходимо (например, для интерфейсов Multibus I
и   Multibus  II),  как  функция  установленных  стробов   данных.
Соответствие  значений  A0  и A1 сигналам  BE0#-BE3#  приведено  в
табл.6-6. Логические схемы формирования A0 и A1 приведены на рис.6-
3.

                                         Таблица 6-6
   СТРОБЫ ДАННЫХ И СООТВЕТСТВУЮЩИЕ ИМ БАЙТЫ ДАННЫХ И ОПЕРАНДОВ
+-----------------------------------------------------------+
| СТРОБЫ ДАННЫХ  |   СООТВЕТСТВУЮЩИЕ СИГНАЛЫ ШИНЫ ДАННЫХ    |
+----------------+------------------------------------------|
|   BE0#         |   D0-D7 (БАЙТ 0 - МЛАДШИЙ БАЙТ)          |
+----------------+------------------------------------------|
|   BE1#         |   D8-D15 (БАЙТ 1)                        |
+----------------+------------------------------------------|
|   BE2#         |   D16-D23 (БАЙТ 2)                       |
+----------------+------------------------------------------|
|   BE3#         |   D24-D31 (БАЙТ 3 - СТАРШИЙ БАЙТ)        |
+-----------------------------------------------------------+

                                         Таблица 6-6
   ФОРМИРОВАНИЕ ШИНЫ A0-A31 ИЗ ШИНЫ BE0#-BE3# И A2-A31
+-----------------------------------------------------------+
|                  АДРЕСНЫЕ СИГНАЛЫ 80386                   |
+-----------------------------------------------------------|
|    A31 ......... A2      | BE3#  | BE2#  | BE1#  |  BE0#  |
+--------------------------+-------+-------+-------+--------|
|    |  ФИЗИЧЕСКИЙ АДРЕС   |       |       |       |        |
+----+---------------------|       |       |       |        |
|A31 | .... | A2 | A1 | A0 |       |       |       |        |
+----+------+----+----+----+-------|-------+-------+--------|
|A31 | .... | A2 | 0  | 0  |  X    |   X   |   X   | НИЗКИЙ |
+----+------+----+----+----+-------+-------+-------+--------|
|A31 | .... | A2 | 0  | 1  |  X    |   X   |НИЗКИЙ | ВЫСОКИЙ|
+----+------+----+----+----+-------+-------+-------+--------|
|A31 | .... | A2 | 1  | 0  |  X    |НИЗКИЙ |ВЫСОКИЙ| ВЫСОКИЙ|
+----+------+----+----+----+-------+-------+-------+--------|
|A31 | .... | A2 | 1  | 1  |НИЗКИЙ |ВЫСОКИЙ|ВЫСОКИЙ| ВЫСОКИЙ|
+-----------------------------------------------------------+

Рис.6-3. Логические схемы формирования A0, A1 как функций сигналов
BE0#-BE3#
K - MAP for A1 Signal - карта Карно для сигнала A1.

   Каждый  цикл шины включает в себя по меньшей мере два состояния
шины.  Каждое  состояние  шины занимает  по  времени  один  период
тактовой  частоты  процессора. Простейший  цикл  шины  может  быть
дополнен   состояниями   шины,  которые   называются   состояниями
ожидания. См. 6.4 Описание функционирования шины.
   Поскольку  для выполнение цикла шины требуется как минимум  два
состояния  шины  (что  равняется двум  периодам  тактовой  частоты
процессора),  то  максимальная  скорость  передачи  данных   между
внешними  устройствами и 80386 равна одному  4-байтовому  двойному
слову  в  каждые  два  периода тактовой  частоты  процессора,  что
соответствует   максимальной  пропускной   способности   шины   32
мегабайт/сек (80386-16 работает на тактовой частоте 16 МГц).
   6.3.2  Пространства памяти и ввода/вывода
   В  течение циклов шины возможно обращение к пространству памяти
или к пространству ввода/вывода. Периферийные устройства в системе
могут   быть   отнесены  либо  к  пространству  памяти,   либо   к
пространству ввода/вывода, или и к тому и к другому пространствам.
Как  показано  на  рис.6-4, физические адреса памяти  находятся  в
диапазоне  от  00000000H  до FFFFFFFFH  (4  гигабайта),  а  адреса
ввода/вывода   -  в  диапазоне  от  00000000H  до  0000FFFFH   (64
килобайта),  необходимом  для  адресации  устройств  ввода/вывода.
Отметим   адреса   ввода/вывода,  используемые   в   автоматически
выполняемых  для взаимосвязи с сопроцессором циклах  ввода/вывода.
Эти  адреса  от  800000F8H  до  800000FFH  не  входят  в  диапазон
вышеуказанных   адресов   для  программной   адресации   устройств
ввода/вывода   и  позволяют  легко  сформировать  сигнал   выборки
сопроцессора, используя сигналы A31 и M/IO#.

FFFFFFFFh+------------+           + - - - - - - - +
         |            |           |               |
         |            |
         |            |           | НЕАДРЕСУЕМОЕ  |
         |            |
         |            |           |               |
         |            |
         |            |           |               |
         |            |  800000FFh+---------------+  СОПРОЦЕССОР
         | ФИЗИЧЕСКАЯ |  800000F8h|               |  (80387 ИЛИ 80287)
         |   ПАМЯТЬ   | (ПРИМЕЧ.1)+---------------+
         |            |           |               |
         |            |             НЕАДРЕСУЕМОЕ
         |  4 ГБАЙТА  |           |               |
         |            |
         |            |  0000FFFFh+---------------|
         |            |           |   64 КБАЙТА   |  ПРОГРАММНО АДРЕСУЕМОЕ
         |            |           |               | ПРОСТРАНСТВО ВВОДА/ВЫВОДА
00000000h+------------+  00000000h+---------------+

ПРОСТРАНСТВО ФИЗИЧЕСКОЙ ПАМЯТИ ПРОСТРАНСТВО ВВОДА/ВЫВОДА

Примечание:  Так  как в течение автоматически  выполняемых  циклов
взаимосвязи  с   сопроцессором  устанавливается  высокий   уровень
сигнала A31, то установка единичного уровня A31 и нулевого  уровня
строба формирования сигала выборки сопроцессора.
Рис.6-4 Пространства физической памяти и ввода/вывода
   6.3.3  Организация памяти и ввода/вывода
   Ширина  магистрали  данных от 80386 к  пространствам  памяти  и
ввода/вывода  может составлять 32 бита или 16 бит.  В  случае  32-
разрядной  ширины  магистрали пространства памяти  и  ввода/вывода
организованы  соответственно как массивы  физических  32-разрядных
двойных слов. Каждое двойное слово памяти или ввода/вывода состоит
из   4-х  индивидуально  адресуемых  (с  помощью  последовательных
адресов  байтов)  байтов. Самый меньший (из четырех)  адрес  байта
относится к сигналам D0-D7; самый больший - к сигналам D24-D31.
   80386  имеет такой сигнал управления шиной, как BS16#,  который
обеспечивает правильную взаимосвязь с 16-разрядными пространствами
памяти  и  ввода/вывода, организованными в виде последовательности
16-битных  слов.  Циклы  обмена  с 16-разрядными  и  32-разрядными
устройствами  памяти  или ввода/вывода могут встречаться  в  любой
последовательности, так как состояние сигнала BS16#  анализируется
в  течение  каждого цикла шины. См. 6.3.4 Изменяемый  размер  шины
данных.  Сигналы стробов данных BE0#-BE3# позволяют  обращаться  к
отдельным байтам при любой структуре памяти или ввода/вывода  (32-
разрядной или 16-разрядной).
   6.3.4  Изменяемый размер шины данных
   Изменяемый размер шины данных отличительная особенность  80386,
обеспечивающая  непосредственную связь процессора с  32-разрядными
или  16-разрядными  шинами данных памяти  или  ввода/вывода.  Один
процессор  может  быть соединен с шинами двух  размеров.  Передачи
в/из  32-  или  16-разрядные порты сопровождаются  определением  в
каждом цикле шины необходимой ширины шины. В течение каждого цикла
шины схема дешифрации адреса или подчиненное устройство сами могут
установить  активный уровень сигнала BS16# для 16-разрядного порта,